arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/sysdev.h>
  18 #include <linux/err.h>
  19 #include <linux/clk.h>
  20 #include <linux/io.h>
  21
  22 #include <mach/hardware.h>
  23 #include <asm/irq.h>
  24 #include <mach/irqs.h>
  25 #include <mach/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 /*
  29  * OMAP1510 GPIO registers
  30  */
  31 #define OMAP1510_GPIO_BASE              (void __iomem *)0xfffce000
  32 #define OMAP1510_GPIO_DATA_INPUT        0x00
  33 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  34 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  35 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  36 #define OMAP1510_GPIO_INT_MASK          0x10
  37 #define OMAP1510_GPIO_INT_STATUS        0x14
  38 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  39
  40 #define OMAP1510_IH_GPIO_BASE           64
  41
  42 /*
  43  * OMAP1610 specific GPIO registers
  44  */
  45 #define OMAP1610_GPIO1_BASE             (void __iomem *)0xfffbe400
  46 #define OMAP1610_GPIO2_BASE             (void __iomem *)0xfffbec00
  47 #define OMAP1610_GPIO3_BASE             (void __iomem *)0xfffbb400
  48 #define OMAP1610_GPIO4_BASE             (void __iomem *)0xfffbbc00
  49 #define OMAP1610_GPIO_REVISION          0x0000
  50 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  51 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  52 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  53 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  54 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  55 #define OMAP1610_GPIO_DATAIN            0x002c
  56 #define OMAP1610_GPIO_DATAOUT           0x0030
  57 #define OMAP1610_GPIO_DIRECTION         0x0034
  58 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  59 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  60 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  61 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  62 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  63 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  64 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  65 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  66
  67 /*
  68  * OMAP730 specific GPIO registers
  69  */
  70 #define OMAP730_GPIO1_BASE              (void __iomem *)0xfffbc000
  71 #define OMAP730_GPIO2_BASE              (void __iomem *)0xfffbc800
  72 #define OMAP730_GPIO3_BASE              (void __iomem *)0xfffbd000
  73 #define OMAP730_GPIO4_BASE              (void __iomem *)0xfffbd800
  74 #define OMAP730_GPIO5_BASE              (void __iomem *)0xfffbe000
  75 #define OMAP730_GPIO6_BASE              (void __iomem *)0xfffbe800
  76 #define OMAP730_GPIO_DATA_INPUT         0x00
  77 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  78 #define OMAP730_GPIO_DIR_CONTROL        0x08
  79 #define OMAP730_GPIO_INT_CONTROL        0x0c
  80 #define OMAP730_GPIO_INT_MASK           0x10
  81 #define OMAP730_GPIO_INT_STATUS         0x14
  82
  83 /*
  84  * omap24xx specific GPIO registers
  85  */
  86 #define OMAP242X_GPIO1_BASE             (void __iomem *)0x48018000
  87 #define OMAP242X_GPIO2_BASE             (void __iomem *)0x4801a000
  88 #define OMAP242X_GPIO3_BASE             (void __iomem *)0x4801c000
  89 #define OMAP242X_GPIO4_BASE             (void __iomem *)0x4801e000
  90
  91 #define OMAP243X_GPIO1_BASE             (void __iomem *)0x4900C000
  92 #define OMAP243X_GPIO2_BASE             (void __iomem *)0x4900E000
  93 #define OMAP243X_GPIO3_BASE             (void __iomem *)0x49010000
  94 #define OMAP243X_GPIO4_BASE             (void __iomem *)0x49012000
  95 #define OMAP243X_GPIO5_BASE             (void __iomem *)0x480B6000
  96
  97 #define OMAP24XX_GPIO_REVISION          0x0000
  98 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  99 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 100 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 101 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 102 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 103 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 104 #define OMAP24XX_GPIO_CTRL              0x0030
 105 #define OMAP24XX_GPIO_OE                0x0034
 106 #define OMAP24XX_GPIO_DATAIN            0x0038
 107 #define OMAP24XX_GPIO_DATAOUT           0x003c
 108 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 109 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 110 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 111 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 112 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 113 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 114 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 115 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 116 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 117 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 118 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 119 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 120
 121 /*
 122  * omap34xx specific GPIO registers
 123  */
 124
 125 #define OMAP34XX_GPIO1_BASE             (void __iomem *)0x48310000
 126 #define OMAP34XX_GPIO2_BASE             (void __iomem *)0x49050000
 127 #define OMAP34XX_GPIO3_BASE             (void __iomem *)0x49052000
 128 #define OMAP34XX_GPIO4_BASE             (void __iomem *)0x49054000
 129 #define OMAP34XX_GPIO5_BASE             (void __iomem *)0x49056000
 130 #define OMAP34XX_GPIO6_BASE             (void __iomem *)0x49058000
 131
 132
 133 struct gpio_bank {
 134         void __iomem *base;
 135         u16 irq;
 136         u16 virtual_irq_start;
 137         int method;
 138 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 139         u32 suspend_wakeup;
 140         u32 saved_wakeup;
 141 #endif
 142 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 143         u32 non_wakeup_gpios;
 144         u32 enabled_non_wakeup_gpios;
 145
 146         u32 saved_datain;
 147         u32 saved_fallingdetect;
 148         u32 saved_risingdetect;
 149 #endif
 150         u32 level_mask;
 151         spinlock_t lock;
 152         struct gpio_chip chip;
 153 };
 154
 155 #define METHOD_MPUIO            0
 156 #define METHOD_GPIO_1510        1
 157 #define METHOD_GPIO_1610        2
 158 #define METHOD_GPIO_730         3
 159 #define METHOD_GPIO_24XX        4
 160
 161 #ifdef CONFIG_ARCH_OMAP16XX
 162 static struct gpio_bank gpio_bank_1610[5] = {
 163         { OMAP_MPUIO_BASE,     INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 164         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 165         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 166         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 167         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 168 };
 169 #endif
 170
 171 #ifdef CONFIG_ARCH_OMAP15XX
 172 static struct gpio_bank gpio_bank_1510[2] = {
 173         { OMAP_MPUIO_BASE,    INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 174         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 175 };
 176 #endif
 177
 178 #ifdef CONFIG_ARCH_OMAP730
 179 static struct gpio_bank gpio_bank_730[7] = {
 180         { OMAP_MPUIO_BASE,     INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 181         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 182         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 183         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 184         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 185         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 186         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 187 };
 188 #endif
 189
 190 #ifdef CONFIG_ARCH_OMAP24XX
 191
 192 static struct gpio_bank gpio_bank_242x[4] = {
 193         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 194         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 195         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 196         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 197 };
 198
 199 static struct gpio_bank gpio_bank_243x[5] = {
 200         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 201         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 202         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 203         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 204         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 205 };
 206
 207 #endif
 208
 209 #ifdef CONFIG_ARCH_OMAP34XX
 210 static struct gpio_bank gpio_bank_34xx[6] = {
 211         { OMAP34XX_GPIO1_BASE, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 212         { OMAP34XX_GPIO2_BASE, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 213         { OMAP34XX_GPIO3_BASE, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 214         { OMAP34XX_GPIO4_BASE, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 215         { OMAP34XX_GPIO5_BASE, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 216         { OMAP34XX_GPIO6_BASE, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160, METHOD_GPIO_24XX },
 217 };
 218
 219 #endif
 220
 221 static struct gpio_bank *gpio_bank;
 222 static int gpio_bank_count;
 223
 224 static inline struct gpio_bank *get_gpio_bank(int gpio)
 225 {
 226         if (cpu_is_omap15xx()) {
 227                 if (OMAP_GPIO_IS_MPUIO(gpio))
 228                         return &gpio_bank[0];
 229                 return &gpio_bank[1];
 230         }
 231         if (cpu_is_omap16xx()) {
 232                 if (OMAP_GPIO_IS_MPUIO(gpio))
 233                         return &gpio_bank[0];
 234                 return &gpio_bank[1 + (gpio >> 4)];
 235         }
 236         if (cpu_is_omap730()) {
 237                 if (OMAP_GPIO_IS_MPUIO(gpio))
 238                         return &gpio_bank[0];
 239                 return &gpio_bank[1 + (gpio >> 5)];
 240         }
 241         if (cpu_is_omap24xx())
 242                 return &gpio_bank[gpio >> 5];
 243         if (cpu_is_omap34xx())
 244                 return &gpio_bank[gpio >> 5];
 245 }
 246
 247 static inline int get_gpio_index(int gpio)
 248 {
 249         if (cpu_is_omap730())
 250                 return gpio & 0x1f;
 251         if (cpu_is_omap24xx())
 252                 return gpio & 0x1f;
 253         if (cpu_is_omap34xx())
 254                 return gpio & 0x1f;
 255         return gpio & 0x0f;
 256 }
 257
 258 static inline int gpio_valid(int gpio)
 259 {
 260         if (gpio < 0)
 261                 return -1;
 262         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 263                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 264                         return -1;
 265                 return 0;
 266         }
 267         if (cpu_is_omap15xx() && gpio < 16)
 268                 return 0;
 269         if ((cpu_is_omap16xx()) && gpio < 64)
 270                 return 0;
 271         if (cpu_is_omap730() && gpio < 192)
 272                 return 0;
 273         if (cpu_is_omap24xx() && gpio < 128)
 274                 return 0;
 275         if (cpu_is_omap34xx() && gpio < 160)
 276                 return 0;
 277         return -1;
 278 }
 279
 280 static int check_gpio(int gpio)
 281 {
 282         if (unlikely(gpio_valid(gpio)) < 0) {
 283                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 284                 dump_stack();
 285                 return -1;
 286         }
 287         return 0;
 288 }
 289
 290 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 291 {
 292         void __iomem *reg = bank->base;
 293         u32 l;
 294
 295         switch (bank->method) {
 296 #ifdef CONFIG_ARCH_OMAP1
 297         case METHOD_MPUIO:
 298                 reg += OMAP_MPUIO_IO_CNTL;
 299                 break;
 300 #endif
 301 #ifdef CONFIG_ARCH_OMAP15XX
 302         case METHOD_GPIO_1510:
 303                 reg += OMAP1510_GPIO_DIR_CONTROL;
 304                 break;
 305 #endif
 306 #ifdef CONFIG_ARCH_OMAP16XX
 307         case METHOD_GPIO_1610:
 308                 reg += OMAP1610_GPIO_DIRECTION;
 309                 break;
 310 #endif
 311 #ifdef CONFIG_ARCH_OMAP730
 312         case METHOD_GPIO_730:
 313                 reg += OMAP730_GPIO_DIR_CONTROL;
 314                 break;
 315 #endif
 316 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 317         case METHOD_GPIO_24XX:
 318                 reg += OMAP24XX_GPIO_OE;
 319                 break;
 320 #endif
 321         default:
 322                 WARN_ON(1);
 323                 return;
 324         }
 325         l = __raw_readl(reg);
 326         if (is_input)
 327                 l |= 1 << gpio;
 328         else
 329                 l &= ~(1 << gpio);
 330         __raw_writel(l, reg);
 331 }
 332
 333 void omap_set_gpio_direction(int gpio, int is_input)
 334 {
 335         struct gpio_bank *bank;
 336         unsigned long flags;
 337
 338         if (check_gpio(gpio) < 0)
 339                 return;
 340         bank = get_gpio_bank(gpio);
 341         spin_lock_irqsave(&bank->lock, flags);
 342         _set_gpio_direction(bank, get_gpio_index(gpio), is_input);
 343         spin_unlock_irqrestore(&bank->lock, flags);
 344 }
 345
 346 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 347 {
 348         void __iomem *reg = bank->base;
 349         u32 l = 0;
 350
 351         switch (bank->method) {
 352 #ifdef CONFIG_ARCH_OMAP1
 353         case METHOD_MPUIO:
 354                 reg += OMAP_MPUIO_OUTPUT;
 355                 l = __raw_readl(reg);
 356                 if (enable)
 357                         l |= 1 << gpio;
 358                 else
 359                         l &= ~(1 << gpio);
 360                 break;
 361 #endif
 362 #ifdef CONFIG_ARCH_OMAP15XX
 363         case METHOD_GPIO_1510:
 364                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 365                 l = __raw_readl(reg);
 366                 if (enable)
 367                         l |= 1 << gpio;
 368                 else
 369                         l &= ~(1 << gpio);
 370                 break;
 371 #endif
 372 #ifdef CONFIG_ARCH_OMAP16XX
 373         case METHOD_GPIO_1610:
 374                 if (enable)
 375                         reg += OMAP1610_GPIO_SET_DATAOUT;
 376                 else
 377                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 378                 l = 1 << gpio;
 379                 break;
 380 #endif
 381 #ifdef CONFIG_ARCH_OMAP730
 382         case METHOD_GPIO_730:
 383                 reg += OMAP730_GPIO_DATA_OUTPUT;
 384                 l = __raw_readl(reg);
 385                 if (enable)
 386                         l |= 1 << gpio;
 387                 else
 388                         l &= ~(1 << gpio);
 389                 break;
 390 #endif
 391 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 392         case METHOD_GPIO_24XX:
 393                 if (enable)
 394                         reg += OMAP24XX_GPIO_SETDATAOUT;
 395                 else
 396                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 397                 l = 1 << gpio;
 398                 break;
 399 #endif
 400         default:
 401                 WARN_ON(1);
 402                 return;
 403         }
 404         __raw_writel(l, reg);
 405 }
 406
 407 void omap_set_gpio_dataout(int gpio, int enable)
 408 {
 409         struct gpio_bank *bank;
 410         unsigned long flags;
 411
 412         if (check_gpio(gpio) < 0)
 413                 return;
 414         bank = get_gpio_bank(gpio);
 415         spin_lock_irqsave(&bank->lock, flags);
 416         _set_gpio_dataout(bank, get_gpio_index(gpio), enable);
 417         spin_unlock_irqrestore(&bank->lock, flags);
 418 }
 419
 420 int omap_get_gpio_datain(int gpio)
 421 {
 422         struct gpio_bank *bank;
 423         void __iomem *reg;
 424
 425         if (check_gpio(gpio) < 0)
 426                 return -EINVAL;
 427         bank = get_gpio_bank(gpio);
 428         reg = bank->base;
 429         switch (bank->method) {
 430 #ifdef CONFIG_ARCH_OMAP1
 431         case METHOD_MPUIO:
 432                 reg += OMAP_MPUIO_INPUT_LATCH;
 433                 break;
 434 #endif
 435 #ifdef CONFIG_ARCH_OMAP15XX
 436         case METHOD_GPIO_1510:
 437                 reg += OMAP1510_GPIO_DATA_INPUT;
 438                 break;
 439 #endif
 440 #ifdef CONFIG_ARCH_OMAP16XX
 441         case METHOD_GPIO_1610:
 442                 reg += OMAP1610_GPIO_DATAIN;
 443                 break;
 444 #endif
 445 #ifdef CONFIG_ARCH_OMAP730
 446         case METHOD_GPIO_730:
 447                 reg += OMAP730_GPIO_DATA_INPUT;
 448                 break;
 449 #endif
 450 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 451         case METHOD_GPIO_24XX:
 452                 reg += OMAP24XX_GPIO_DATAIN;
 453                 break;
 454 #endif
 455         default:
 456                 return -EINVAL;
 457         }
 458         return (__raw_readl(reg)
 459                         & (1 << get_gpio_index(gpio))) != 0;
 460 }
 461
 462 #define MOD_REG_BIT(reg, bit_mask, set) \
 463 do {    \
 464         int l = __raw_readl(base + reg); \
 465         if (set) l |= bit_mask; \
 466         else l &= ~bit_mask; \
 467         __raw_writel(l, base + reg); \
 468 } while(0)
 469
 470 void omap_set_gpio_debounce(int gpio, int enable)
 471 {
 472         struct gpio_bank *bank;
 473         void __iomem *reg;
 474         u32 val, l = 1 << get_gpio_index(gpio);
 475
 476         if (cpu_class_is_omap1())
 477                 return;
 478
 479         bank = get_gpio_bank(gpio);
 480         reg = bank->base;
 481
 482         reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 483         val = __raw_readl(reg);
 484
 485         if (enable)
 486                 val |= l;
 487         else
 488                 val &= ~l;
 489
 490         __raw_writel(val, reg);
 491 }
 492 EXPORT_SYMBOL(omap_set_gpio_debounce);
 493
 494 void omap_set_gpio_debounce_time(int gpio, int enc_time)
 495 {
 496         struct gpio_bank *bank;
 497         void __iomem *reg;
 498
 499         if (cpu_class_is_omap1())
 500                 return;
 501
 502         bank = get_gpio_bank(gpio);
 503         reg = bank->base;
 504
 505         enc_time &= 0xff;
 506         reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 507         __raw_writel(enc_time, reg);
 508 }
 509 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 510
 511 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 512 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 513                                                 int trigger)
 514 {
 515         void __iomem *base = bank->base;
 516         u32 gpio_bit = 1 << gpio;
 517
 518         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 519                 trigger & IRQ_TYPE_LEVEL_LOW);
 520         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 521                 trigger & IRQ_TYPE_LEVEL_HIGH);
 522         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 523                 trigger & IRQ_TYPE_EDGE_RISING);
 524         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 525                 trigger & IRQ_TYPE_EDGE_FALLING);
 526
 527         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 528                 if (trigger != 0)
 529                         __raw_writel(1 << gpio, bank->base
 530                                         + OMAP24XX_GPIO_SETWKUENA);
 531                 else
 532                         __raw_writel(1 << gpio, bank->base
 533                                         + OMAP24XX_GPIO_CLEARWKUENA);
 534         } else {
 535                 if (trigger != 0)
 536                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 537                 else
 538                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 539         }
 540
 541         bank->level_mask =
 542                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 543                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 544 }
 545 #endif
 546
 547 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 548 {
 549         void __iomem *reg = bank->base;
 550         u32 l = 0;
 551
 552         switch (bank->method) {
 553 #ifdef CONFIG_ARCH_OMAP1
 554         case METHOD_MPUIO:
 555                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 556                 l = __raw_readl(reg);
 557                 if (trigger & IRQ_TYPE_EDGE_RISING)
 558                         l |= 1 << gpio;
 559                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 560                         l &= ~(1 << gpio);
 561                 else
 562                         goto bad;
 563                 break;
 564 #endif
 565 #ifdef CONFIG_ARCH_OMAP15XX
 566         case METHOD_GPIO_1510:
 567                 reg += OMAP1510_GPIO_INT_CONTROL;
 568                 l = __raw_readl(reg);
 569                 if (trigger & IRQ_TYPE_EDGE_RISING)
 570                         l |= 1 << gpio;
 571                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 572                         l &= ~(1 << gpio);
 573                 else
 574                         goto bad;
 575                 break;
 576 #endif
 577 #ifdef CONFIG_ARCH_OMAP16XX
 578         case METHOD_GPIO_1610:
 579                 if (gpio & 0x08)
 580                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 581                 else
 582                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 583                 gpio &= 0x07;
 584                 l = __raw_readl(reg);
 585                 l &= ~(3 << (gpio << 1));
 586                 if (trigger & IRQ_TYPE_EDGE_RISING)
 587                         l |= 2 << (gpio << 1);
 588                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 589                         l |= 1 << (gpio << 1);
 590                 if (trigger)
 591                         /* Enable wake-up during idle for dynamic tick */
 592                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 593                 else
 594                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 595                 break;
 596 #endif
 597 #ifdef CONFIG_ARCH_OMAP730
 598         case METHOD_GPIO_730:
 599                 reg += OMAP730_GPIO_INT_CONTROL;
 600                 l = __raw_readl(reg);
 601                 if (trigger & IRQ_TYPE_EDGE_RISING)
 602                         l |= 1 << gpio;
 603                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 604                         l &= ~(1 << gpio);
 605                 else
 606                         goto bad;
 607                 break;
 608 #endif
 609 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 610         case METHOD_GPIO_24XX:
 611                 set_24xx_gpio_triggering(bank, gpio, trigger);
 612                 break;
 613 #endif
 614         default:
 615                 goto bad;
 616         }
 617         __raw_writel(l, reg);
 618         return 0;
 619 bad:
 620         return -EINVAL;
 621 }
 622
 623 static int gpio_irq_type(unsigned irq, unsigned type)
 624 {
 625         struct gpio_bank *bank;
 626         unsigned gpio;
 627         int retval;
 628         unsigned long flags;
 629
 630         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
 631                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 632         else
 633                 gpio = irq - IH_GPIO_BASE;
 634
 635         if (check_gpio(gpio) < 0)
 636                 return -EINVAL;
 637
 638         if (type & ~IRQ_TYPE_SENSE_MASK)
 639                 return -EINVAL;
 640
 641         /* OMAP1 allows only only edge triggering */
 642         if (!cpu_class_is_omap2()
 643                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 644                 return -EINVAL;
 645
 646         bank = get_irq_chip_data(irq);
 647         spin_lock_irqsave(&bank->lock, flags);
 648         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 649         if (retval == 0) {
 650                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 651                 irq_desc[irq].status |= type;
 652         }
 653         spin_unlock_irqrestore(&bank->lock, flags);
 654
 655         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 656                 __set_irq_handler_unlocked(irq, handle_level_irq);
 657         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 658                 __set_irq_handler_unlocked(irq, handle_edge_irq);
 659
 660         return retval;
 661 }
 662
 663 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 664 {
 665         void __iomem *reg = bank->base;
 666
 667         switch (bank->method) {
 668 #ifdef CONFIG_ARCH_OMAP1
 669         case METHOD_MPUIO:
 670                 /* MPUIO irqstatus is reset by reading the status register,
 671                  * so do nothing here */
 672                 return;
 673 #endif
 674 #ifdef CONFIG_ARCH_OMAP15XX
 675         case METHOD_GPIO_1510:
 676                 reg += OMAP1510_GPIO_INT_STATUS;
 677                 break;
 678 #endif
 679 #ifdef CONFIG_ARCH_OMAP16XX
 680         case METHOD_GPIO_1610:
 681                 reg += OMAP1610_GPIO_IRQSTATUS1;
 682                 break;
 683 #endif
 684 #ifdef CONFIG_ARCH_OMAP730
 685         case METHOD_GPIO_730:
 686                 reg += OMAP730_GPIO_INT_STATUS;
 687                 break;
 688 #endif
 689 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 690         case METHOD_GPIO_24XX:
 691                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 692                 break;
 693 #endif
 694         default:
 695                 WARN_ON(1);
 696                 return;
 697         }
 698         __raw_writel(gpio_mask, reg);
 699
 700         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 701 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 702         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 703                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 704 #endif
 705 }
 706
 707 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 708 {
 709         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 710 }
 711
 712 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 713 {
 714         void __iomem *reg = bank->base;
 715         int inv = 0;
 716         u32 l;
 717         u32 mask;
 718
 719         switch (bank->method) {
 720 #ifdef CONFIG_ARCH_OMAP1
 721         case METHOD_MPUIO:
 722                 reg += OMAP_MPUIO_GPIO_MASKIT;
 723                 mask = 0xffff;
 724                 inv = 1;
 725                 break;
 726 #endif
 727 #ifdef CONFIG_ARCH_OMAP15XX
 728         case METHOD_GPIO_1510:
 729                 reg += OMAP1510_GPIO_INT_MASK;
 730                 mask = 0xffff;
 731                 inv = 1;
 732                 break;
 733 #endif
 734 #ifdef CONFIG_ARCH_OMAP16XX
 735         case METHOD_GPIO_1610:
 736                 reg += OMAP1610_GPIO_IRQENABLE1;
 737                 mask = 0xffff;
 738                 break;
 739 #endif
 740 #ifdef CONFIG_ARCH_OMAP730
 741         case METHOD_GPIO_730:
 742                 reg += OMAP730_GPIO_INT_MASK;
 743                 mask = 0xffffffff;
 744                 inv = 1;
 745                 break;
 746 #endif
 747 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 748         case METHOD_GPIO_24XX:
 749                 reg += OMAP24XX_GPIO_IRQENABLE1;
 750                 mask = 0xffffffff;
 751                 break;
 752 #endif
 753         default:
 754                 WARN_ON(1);
 755                 return 0;
 756         }
 757
 758         l = __raw_readl(reg);
 759         if (inv)
 760                 l = ~l;
 761         l &= mask;
 762         return l;
 763 }
 764
 765 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 766 {
 767         void __iomem *reg = bank->base;
 768         u32 l;
 769
 770         switch (bank->method) {
 771 #ifdef CONFIG_ARCH_OMAP1
 772         case METHOD_MPUIO:
 773                 reg += OMAP_MPUIO_GPIO_MASKIT;
 774                 l = __raw_readl(reg);
 775                 if (enable)
 776                         l &= ~(gpio_mask);
 777                 else
 778                         l |= gpio_mask;
 779                 break;
 780 #endif
 781 #ifdef CONFIG_ARCH_OMAP15XX
 782         case METHOD_GPIO_1510:
 783                 reg += OMAP1510_GPIO_INT_MASK;
 784                 l = __raw_readl(reg);
 785                 if (enable)
 786                         l &= ~(gpio_mask);
 787                 else
 788                         l |= gpio_mask;
 789                 break;
 790 #endif
 791 #ifdef CONFIG_ARCH_OMAP16XX
 792         case METHOD_GPIO_1610:
 793                 if (enable)
 794                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 795                 else
 796                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 797                 l = gpio_mask;
 798                 break;
 799 #endif
 800 #ifdef CONFIG_ARCH_OMAP730
 801         case METHOD_GPIO_730:
 802                 reg += OMAP730_GPIO_INT_MASK;
 803                 l = __raw_readl(reg);
 804                 if (enable)
 805                         l &= ~(gpio_mask);
 806                 else
 807                         l |= gpio_mask;
 808                 break;
 809 #endif
 810 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 811         case METHOD_GPIO_24XX:
 812                 if (enable)
 813                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 814                 else
 815                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 816                 l = gpio_mask;
 817                 break;
 818 #endif
 819         default:
 820                 WARN_ON(1);
 821                 return;
 822         }
 823         __raw_writel(l, reg);
 824 }
 825
 826 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 827 {
 828         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 829 }
 830
 831 /*
 832  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 833  * 1510 does not seem to have a wake-up register. If JTAG is connected
 834  * to the target, system will wake up always on GPIO events. While
 835  * system is running all registered GPIO interrupts need to have wake-up
 836  * enabled. When system is suspended, only selected GPIO interrupts need
 837  * to have wake-up enabled.
 838  */
 839 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 840 {
 841         unsigned long flags;
 842
 843         switch (bank->method) {
 844 #ifdef CONFIG_ARCH_OMAP16XX
 845         case METHOD_MPUIO:
 846         case METHOD_GPIO_1610:
 847                 spin_lock_irqsave(&bank->lock, flags);
 848                 if (enable) {
 849                         bank->suspend_wakeup |= (1 << gpio);
 850                         enable_irq_wake(bank->irq);
 851                 } else {
 852                         disable_irq_wake(bank->irq);
 853                         bank->suspend_wakeup &= ~(1 << gpio);
 854                 }
 855                 spin_unlock_irqrestore(&bank->lock, flags);
 856                 return 0;
 857 #endif
 858 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 859         case METHOD_GPIO_24XX:
 860                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 861                         printk(KERN_ERR "Unable to modify wakeup on "
 862                                         "non-wakeup GPIO%d\n",
 863                                         (bank - gpio_bank) * 32 + gpio);
 864                         return -EINVAL;
 865                 }
 866                 spin_lock_irqsave(&bank->lock, flags);
 867                 if (enable) {
 868                         bank->suspend_wakeup |= (1 << gpio);
 869                         enable_irq_wake(bank->irq);
 870                 } else {
 871                         disable_irq_wake(bank->irq);
 872                         bank->suspend_wakeup &= ~(1 << gpio);
 873                 }
 874                 spin_unlock_irqrestore(&bank->lock, flags);
 875                 return 0;
 876 #endif
 877         default:
 878                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 879                        bank->method);
 880                 return -EINVAL;
 881         }
 882 }
 883
 884 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 885 {
 886         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 887         _set_gpio_irqenable(bank, gpio, 0);
 888         _clear_gpio_irqstatus(bank, gpio);
 889         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 890 }
 891
 892 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 893 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 894 {
 895         unsigned int gpio = irq - IH_GPIO_BASE;
 896         struct gpio_bank *bank;
 897         int retval;
 898
 899         if (check_gpio(gpio) < 0)
 900                 return -ENODEV;
 901         bank = get_irq_chip_data(irq);
 902         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 903
 904         return retval;
 905 }
 906
 907 int omap_request_gpio(int gpio)
 908 {
 909         struct gpio_bank *bank;
 910         unsigned long flags;
 911         int status;
 912
 913         if (check_gpio(gpio) < 0)
 914                 return -EINVAL;
 915
 916         status = gpio_request(gpio, NULL);
 917         if (status < 0)
 918                 return status;
 919
 920         bank = get_gpio_bank(gpio);
 921         spin_lock_irqsave(&bank->lock, flags);
 922
 923         /* Set trigger to none. You need to enable the desired trigger with
 924          * request_irq() or set_irq_type().
 925          */
 926         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 927
 928 #ifdef CONFIG_ARCH_OMAP15XX
 929         if (bank->method == METHOD_GPIO_1510) {
 930                 void __iomem *reg;
 931
 932                 /* Claim the pin for MPU */
 933                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 934                 __raw_writel(__raw_readl(reg) | (1 << get_gpio_index(gpio)), reg);
 935         }
 936 #endif
 937         spin_unlock_irqrestore(&bank->lock, flags);
 938
 939         return 0;
 940 }
 941
 942 void omap_free_gpio(int gpio)
 943 {
 944         struct gpio_bank *bank;
 945         unsigned long flags;
 946
 947         if (check_gpio(gpio) < 0)
 948                 return;
 949         bank = get_gpio_bank(gpio);
 950         spin_lock_irqsave(&bank->lock, flags);
 951         if (unlikely(!gpiochip_is_requested(&bank->chip,
 952                                 get_gpio_index(gpio)))) {
 953                 spin_unlock_irqrestore(&bank->lock, flags);
 954                 printk(KERN_ERR "omap-gpio: GPIO %d wasn't reserved!\n", gpio);
 955                 dump_stack();
 956                 return;
 957         }
 958 #ifdef CONFIG_ARCH_OMAP16XX
 959         if (bank->method == METHOD_GPIO_1610) {
 960                 /* Disable wake-up during idle for dynamic tick */
 961                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 962                 __raw_writel(1 << get_gpio_index(gpio), reg);
 963         }
 964 #endif
 965 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 966         if (bank->method == METHOD_GPIO_24XX) {
 967                 /* Disable wake-up during idle for dynamic tick */
 968                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 969                 __raw_writel(1 << get_gpio_index(gpio), reg);
 970         }
 971 #endif
 972         _reset_gpio(bank, gpio);
 973         spin_unlock_irqrestore(&bank->lock, flags);
 974         gpio_free(gpio);
 975 }
 976
 977 /*
 978  * We need to unmask the GPIO bank interrupt as soon as possible to
 979  * avoid missing GPIO interrupts for other lines in the bank.
 980  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 981  * in the bank to avoid missing nested interrupts for a GPIO line.
 982  * If we wait to unmask individual GPIO lines in the bank after the
 983  * line's interrupt handler has been run, we may miss some nested
 984  * interrupts.
 985  */
 986 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 987 {
 988         void __iomem *isr_reg = NULL;
 989         u32 isr;
 990         unsigned int gpio_irq;
 991         struct gpio_bank *bank;
 992         u32 retrigger = 0;
 993         int unmasked = 0;
 994
 995         desc->chip->ack(irq);
 996
 997         bank = get_irq_data(irq);
 998 #ifdef CONFIG_ARCH_OMAP1
 999         if (bank->method == METHOD_MPUIO)
1000                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
1001 #endif
1002 #ifdef CONFIG_ARCH_OMAP15XX
1003         if (bank->method == METHOD_GPIO_1510)
1004                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
1005 #endif
1006 #if defined(CONFIG_ARCH_OMAP16XX)
1007         if (bank->method == METHOD_GPIO_1610)
1008                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
1009 #endif
1010 #ifdef CONFIG_ARCH_OMAP730
1011         if (bank->method == METHOD_GPIO_730)
1012                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
1013 #endif
1014 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1015         if (bank->method == METHOD_GPIO_24XX)
1016                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
1017 #endif
1018         while(1) {
1019                 u32 isr_saved, level_mask = 0;
1020                 u32 enabled;
1021
1022                 enabled = _get_gpio_irqbank_mask(bank);
1023                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
1024
1025                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
1026                         isr &= 0x0000ffff;
1027
1028                 if (cpu_class_is_omap2()) {
1029                         level_mask = bank->level_mask & enabled;
1030                 }
1031
1032                 /* clear edge sensitive interrupts before handler(s) are
1033                 called so that we don't miss any interrupt occurred while
1034                 executing them */
1035                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
1036                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
1037                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
1038
1039                 /* if there is only edge sensitive GPIO pin interrupts
1040                 configured, we could unmask GPIO bank interrupt immediately */
1041                 if (!level_mask && !unmasked) {
1042                         unmasked = 1;
1043                         desc->chip->unmask(irq);
1044                 }
1045
1046                 isr |= retrigger;
1047                 retrigger = 0;
1048                 if (!isr)
1049                         break;
1050
1051                 gpio_irq = bank->virtual_irq_start;
1052                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1053                         if (!(isr & 1))
1054                                 continue;
1055
1056                         generic_handle_irq(gpio_irq);
1057                 }
1058         }
1059         /* if bank has any level sensitive GPIO pin interrupt
1060         configured, we must unmask the bank interrupt only after
1061         handler(s) are executed in order to avoid spurious bank
1062         interrupt */
1063         if (!unmasked)
1064                 desc->chip->unmask(irq);
1065
1066 }
1067
1068 static void gpio_irq_shutdown(unsigned int irq)
1069 {
1070         unsigned int gpio = irq - IH_GPIO_BASE;
1071         struct gpio_bank *bank = get_irq_chip_data(irq);
1072
1073         _reset_gpio(bank, gpio);
1074 }
1075
1076 static void gpio_ack_irq(unsigned int irq)
1077 {
1078         unsigned int gpio = irq - IH_GPIO_BASE;
1079         struct gpio_bank *bank = get_irq_chip_data(irq);
1080
1081         _clear_gpio_irqstatus(bank, gpio);
1082 }
1083
1084 static void gpio_mask_irq(unsigned int irq)
1085 {
1086         unsigned int gpio = irq - IH_GPIO_BASE;
1087         struct gpio_bank *bank = get_irq_chip_data(irq);
1088
1089         _set_gpio_irqenable(bank, gpio, 0);
1090 }
1091
1092 static void gpio_unmask_irq(unsigned int irq)
1093 {
1094         unsigned int gpio = irq - IH_GPIO_BASE;
1095         struct gpio_bank *bank = get_irq_chip_data(irq);
1096         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1097
1098         /* For level-triggered GPIOs, the clearing must be done after
1099          * the HW source is cleared, thus after the handler has run */
1100         if (bank->level_mask & irq_mask) {
1101                 _set_gpio_irqenable(bank, gpio, 0);
1102                 _clear_gpio_irqstatus(bank, gpio);
1103         }
1104
1105         _set_gpio_irqenable(bank, gpio, 1);
1106 }
1107
1108 static struct irq_chip gpio_irq_chip = {
1109         .name           = "GPIO",
1110         .shutdown       = gpio_irq_shutdown,
1111         .ack            = gpio_ack_irq,
1112         .mask           = gpio_mask_irq,
1113         .unmask         = gpio_unmask_irq,
1114         .set_type       = gpio_irq_type,
1115         .set_wake       = gpio_wake_enable,
1116 };
1117
1118 /*---------------------------------------------------------------------*/
1119
1120 #ifdef CONFIG_ARCH_OMAP1
1121
1122 /* MPUIO uses the always-on 32k clock */
1123
1124 static void mpuio_ack_irq(unsigned int irq)
1125 {
1126         /* The ISR is reset automatically, so do nothing here. */
1127 }
1128
1129 static void mpuio_mask_irq(unsigned int irq)
1130 {
1131         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1132         struct gpio_bank *bank = get_irq_chip_data(irq);
1133
1134         _set_gpio_irqenable(bank, gpio, 0);
1135 }
1136
1137 static void mpuio_unmask_irq(unsigned int irq)
1138 {
1139         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1140         struct gpio_bank *bank = get_irq_chip_data(irq);
1141
1142         _set_gpio_irqenable(bank, gpio, 1);
1143 }
1144
1145 static struct irq_chip mpuio_irq_chip = {
1146         .name           = "MPUIO",
1147         .ack            = mpuio_ack_irq,
1148         .mask           = mpuio_mask_irq,
1149         .unmask         = mpuio_unmask_irq,
1150         .set_type       = gpio_irq_type,
1151 #ifdef CONFIG_ARCH_OMAP16XX
1152         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1153         .set_wake       = gpio_wake_enable,
1154 #endif
1155 };
1156
1157
1158 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1159
1160
1161 #ifdef CONFIG_ARCH_OMAP16XX
1162
1163 #include <linux/platform_device.h>
1164
1165 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1166 {
1167         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1168         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1169         unsigned long           flags;
1170
1171         spin_lock_irqsave(&bank->lock, flags);
1172         bank->saved_wakeup = __raw_readl(mask_reg);
1173         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1174         spin_unlock_irqrestore(&bank->lock, flags);
1175
1176         return 0;
1177 }
1178
1179 static int omap_mpuio_resume_early(struct platform_device *pdev)
1180 {
1181         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1182         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1183         unsigned long           flags;
1184
1185         spin_lock_irqsave(&bank->lock, flags);
1186         __raw_writel(bank->saved_wakeup, mask_reg);
1187         spin_unlock_irqrestore(&bank->lock, flags);
1188
1189         return 0;
1190 }
1191
1192 /* use platform_driver for this, now that there's no longer any
1193  * point to sys_device (other than not disturbing old code).
1194  */
1195 static struct platform_driver omap_mpuio_driver = {
1196         .suspend_late   = omap_mpuio_suspend_late,
1197         .resume_early   = omap_mpuio_resume_early,
1198         .driver         = {
1199                 .name   = "mpuio",
1200         },
1201 };
1202
1203 static struct platform_device omap_mpuio_device = {
1204         .name           = "mpuio",
1205         .id             = -1,
1206         .dev = {
1207                 .driver = &omap_mpuio_driver.driver,
1208         }
1209         /* could list the /proc/iomem resources */
1210 };
1211
1212 static inline void mpuio_init(void)
1213 {
1214         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1215
1216         if (platform_driver_register(&omap_mpuio_driver) == 0)
1217                 (void) platform_device_register(&omap_mpuio_device);
1218 }
1219
1220 #else
1221 static inline void mpuio_init(void) {}
1222 #endif  /* 16xx */
1223
1224 #else
1225
1226 extern struct irq_chip mpuio_irq_chip;
1227
1228 #define bank_is_mpuio(bank)     0
1229 static inline void mpuio_init(void) {}
1230
1231 #endif
1232
1233 /*---------------------------------------------------------------------*/
1234
1235 /* REVISIT these are stupid implementations!  replace by ones that
1236  * don't switch on METHOD_* and which mostly avoid spinlocks
1237  */
1238
1239 static int gpio_input(struct gpio_chip *chip, unsigned offset)
1240 {
1241         struct gpio_bank *bank;
1242         unsigned long flags;
1243
1244         bank = container_of(chip, struct gpio_bank, chip);
1245         spin_lock_irqsave(&bank->lock, flags);
1246         _set_gpio_direction(bank, offset, 1);
1247         spin_unlock_irqrestore(&bank->lock, flags);
1248         return 0;
1249 }
1250
1251 static int gpio_get(struct gpio_chip *chip, unsigned offset)
1252 {
1253         return omap_get_gpio_datain(chip->base + offset);
1254 }
1255
1256 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
1257 {
1258         struct gpio_bank *bank;
1259         unsigned long flags;
1260
1261         bank = container_of(chip, struct gpio_bank, chip);
1262         spin_lock_irqsave(&bank->lock, flags);
1263         _set_gpio_dataout(bank, offset, value);
1264         _set_gpio_direction(bank, offset, 0);
1265         spin_unlock_irqrestore(&bank->lock, flags);
1266         return 0;
1267 }
1268
1269 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1270 {
1271         struct gpio_bank *bank;
1272         unsigned long flags;
1273
1274         bank = container_of(chip, struct gpio_bank, chip);
1275         spin_lock_irqsave(&bank->lock, flags);
1276         _set_gpio_dataout(bank, offset, value);
1277         spin_unlock_irqrestore(&bank->lock, flags);
1278 }
1279
1280 /*---------------------------------------------------------------------*/
1281
1282 static int initialized;
1283 #if !defined(CONFIG_ARCH_OMAP3)
1284 static struct clk * gpio_ick;
1285 #endif
1286
1287 #if defined(CONFIG_ARCH_OMAP2)
1288 static struct clk * gpio_fck;
1289 #endif
1290
1291 #if defined(CONFIG_ARCH_OMAP2430)
1292 static struct clk * gpio5_ick;
1293 static struct clk * gpio5_fck;
1294 #endif
1295
1296 #if defined(CONFIG_ARCH_OMAP3)
1297 static struct clk *gpio_fclks[OMAP34XX_NR_GPIOS];
1298 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1299 #endif
1300
1301 /* This lock class tells lockdep that GPIO irqs are in a different
1302  * category than their parents, so it won't report false recursion.
1303  */
1304 static struct lock_class_key gpio_lock_class;
1305
1306 static int __init _omap_gpio_init(void)
1307 {
1308         int i;
1309         int gpio = 0;
1310         struct gpio_bank *bank;
1311 #if defined(CONFIG_ARCH_OMAP3)
1312         char clk_name[11];
1313 #endif
1314
1315         initialized = 1;
1316
1317 #if defined(CONFIG_ARCH_OMAP1)
1318         if (cpu_is_omap15xx()) {
1319                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1320                 if (IS_ERR(gpio_ick))
1321                         printk("Could not get arm_gpio_ck\n");
1322                 else
1323                         clk_enable(gpio_ick);
1324         }
1325 #endif
1326 #if defined(CONFIG_ARCH_OMAP2)
1327         if (cpu_class_is_omap2()) {
1328                 gpio_ick = clk_get(NULL, "gpios_ick");
1329                 if (IS_ERR(gpio_ick))
1330                         printk("Could not get gpios_ick\n");
1331                 else
1332                         clk_enable(gpio_ick);
1333                 gpio_fck = clk_get(NULL, "gpios_fck");
1334                 if (IS_ERR(gpio_fck))
1335                         printk("Could not get gpios_fck\n");
1336                 else
1337                         clk_enable(gpio_fck);
1338
1339                 /*
1340                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1341                  */
1342 #if defined(CONFIG_ARCH_OMAP2430)
1343                 if (cpu_is_omap2430()) {
1344                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1345                         if (IS_ERR(gpio5_ick))
1346                                 printk("Could not get gpio5_ick\n");
1347                         else
1348                                 clk_enable(gpio5_ick);
1349                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1350                         if (IS_ERR(gpio5_fck))
1351                                 printk("Could not get gpio5_fck\n");
1352                         else
1353                                 clk_enable(gpio5_fck);
1354                 }
1355 #endif
1356         }
1357 #endif
1358
1359 #if defined(CONFIG_ARCH_OMAP3)
1360         if (cpu_is_omap34xx()) {
1361                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1362                         sprintf(clk_name, "gpio%d_ick", i + 1);
1363                         gpio_iclks[i] = clk_get(NULL, clk_name);
1364                         if (IS_ERR(gpio_iclks[i]))
1365                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1366                         else
1367                                 clk_enable(gpio_iclks[i]);
1368                         sprintf(clk_name, "gpio%d_fck", i + 1);
1369                         gpio_fclks[i] = clk_get(NULL, clk_name);
1370                         if (IS_ERR(gpio_fclks[i]))
1371                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1372                         else
1373                                 clk_enable(gpio_fclks[i]);
1374                 }
1375         }
1376 #endif
1377
1378
1379 #ifdef CONFIG_ARCH_OMAP15XX
1380         if (cpu_is_omap15xx()) {
1381                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1382                 gpio_bank_count = 2;
1383                 gpio_bank = gpio_bank_1510;
1384         }
1385 #endif
1386 #if defined(CONFIG_ARCH_OMAP16XX)
1387         if (cpu_is_omap16xx()) {
1388                 u32 rev;
1389
1390                 gpio_bank_count = 5;
1391                 gpio_bank = gpio_bank_1610;
1392                 rev = omap_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1393                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1394                        (rev >> 4) & 0x0f, rev & 0x0f);
1395         }
1396 #endif
1397 #ifdef CONFIG_ARCH_OMAP730
1398         if (cpu_is_omap730()) {
1399                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1400                 gpio_bank_count = 7;
1401                 gpio_bank = gpio_bank_730;
1402         }
1403 #endif
1404
1405 #ifdef CONFIG_ARCH_OMAP24XX
1406         if (cpu_is_omap242x()) {
1407                 int rev;
1408
1409                 gpio_bank_count = 4;
1410                 gpio_bank = gpio_bank_242x;
1411                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1412                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1413                         (rev >> 4) & 0x0f, rev & 0x0f);
1414         }
1415         if (cpu_is_omap243x()) {
1416                 int rev;
1417
1418                 gpio_bank_count = 5;
1419                 gpio_bank = gpio_bank_243x;
1420                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1421                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1422                         (rev >> 4) & 0x0f, rev & 0x0f);
1423         }
1424 #endif
1425 #ifdef CONFIG_ARCH_OMAP34XX
1426         if (cpu_is_omap34xx()) {
1427                 int rev;
1428
1429                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1430                 gpio_bank = gpio_bank_34xx;
1431                 rev = omap_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1432                 printk(KERN_INFO "OMAP34xx GPIO hardware version %d.%d\n",
1433                         (rev >> 4) & 0x0f, rev & 0x0f);
1434         }
1435 #endif
1436         for (i = 0; i < gpio_bank_count; i++) {
1437                 int j, gpio_count = 16;
1438
1439                 bank = &gpio_bank[i];
1440                 bank->base = IO_ADDRESS(bank->base);
1441                 spin_lock_init(&bank->lock);
1442                 if (bank_is_mpuio(bank))
1443                         omap_writew(0xFFFF, OMAP_MPUIO_BASE + OMAP_MPUIO_GPIO_MASKIT);
1444                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1445                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1446                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1447                 }
1448                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1449                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1450                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1451                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1452                 }
1453                 if (cpu_is_omap730() && bank->method == METHOD_GPIO_730) {
1454                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1455                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1456
1457                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1458                 }
1459
1460 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1461                 if (bank->method == METHOD_GPIO_24XX) {
1462                         static const u32 non_wakeup_gpios[] = {
1463                                 0xe203ffc0, 0x08700040
1464                         };
1465
1466                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1467                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1468                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1469
1470                         /* Initialize interface clock ungated, module enabled */
1471                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1472                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1473                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1474                         gpio_count = 32;
1475                 }
1476 #endif
1477
1478                 /* REVISIT eventually switch from OMAP-specific gpio structs
1479                  * over to the generic ones
1480                  */
1481                 bank->chip.direction_input = gpio_input;
1482                 bank->chip.get = gpio_get;
1483                 bank->chip.direction_output = gpio_output;
1484                 bank->chip.set = gpio_set;
1485                 if (bank_is_mpuio(bank)) {
1486                         bank->chip.label = "mpuio";
1487 #ifdef CONFIG_ARCH_OMAP16XX
1488                         bank->chip.dev = &omap_mpuio_device.dev;
1489 #endif
1490                         bank->chip.base = OMAP_MPUIO(0);
1491                 } else {
1492                         bank->chip.label = "gpio";
1493                         bank->chip.base = gpio;
1494                         gpio += gpio_count;
1495                 }
1496                 bank->chip.ngpio = gpio_count;
1497
1498                 gpiochip_add(&bank->chip);
1499
1500                 for (j = bank->virtual_irq_start;
1501                      j < bank->virtual_irq_start + gpio_count; j++) {
1502                         lockdep_set_class(&irq_desc[j].lock, &gpio_lock_class);
1503                         set_irq_chip_data(j, bank);
1504                         if (bank_is_mpuio(bank))
1505                                 set_irq_chip(j, &mpuio_irq_chip);
1506                         else
1507                                 set_irq_chip(j, &gpio_irq_chip);
1508                         set_irq_handler(j, handle_simple_irq);
1509                         set_irq_flags(j, IRQF_VALID);
1510                 }
1511                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1512                 set_irq_data(bank->irq, bank);
1513         }
1514
1515         /* Enable system clock for GPIO module.
1516          * The CAM_CLK_CTRL *is* really the right place. */
1517         if (cpu_is_omap16xx())
1518                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1519
1520         /* Enable autoidle for the OCP interface */
1521         if (cpu_is_omap24xx())
1522                 omap_writel(1 << 0, 0x48019010);
1523         if (cpu_is_omap34xx())
1524                 omap_writel(1 << 0, 0x48306814);
1525
1526         return 0;
1527 }
1528
1529 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1530 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1531 {
1532         int i;
1533
1534         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1535                 return 0;
1536
1537         for (i = 0; i < gpio_bank_count; i++) {
1538                 struct gpio_bank *bank = &gpio_bank[i];
1539                 void __iomem *wake_status;
1540                 void __iomem *wake_clear;
1541                 void __iomem *wake_set;
1542                 unsigned long flags;
1543
1544                 switch (bank->method) {
1545 #ifdef CONFIG_ARCH_OMAP16XX
1546                 case METHOD_GPIO_1610:
1547                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1548                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1549                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1550                         break;
1551 #endif
1552 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1553                 case METHOD_GPIO_24XX:
1554                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1555                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1556                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1557                         break;
1558 #endif
1559                 default:
1560                         continue;
1561                 }
1562
1563                 spin_lock_irqsave(&bank->lock, flags);
1564                 bank->saved_wakeup = __raw_readl(wake_status);
1565                 __raw_writel(0xffffffff, wake_clear);
1566                 __raw_writel(bank->suspend_wakeup, wake_set);
1567                 spin_unlock_irqrestore(&bank->lock, flags);
1568         }
1569
1570         return 0;
1571 }
1572
1573 static int omap_gpio_resume(struct sys_device *dev)
1574 {
1575         int i;
1576
1577         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1578                 return 0;
1579
1580         for (i = 0; i < gpio_bank_count; i++) {
1581                 struct gpio_bank *bank = &gpio_bank[i];
1582                 void __iomem *wake_clear;
1583                 void __iomem *wake_set;
1584                 unsigned long flags;
1585
1586                 switch (bank->method) {
1587 #ifdef CONFIG_ARCH_OMAP16XX
1588                 case METHOD_GPIO_1610:
1589                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1590                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1591                         break;
1592 #endif
1593 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1594                 case METHOD_GPIO_24XX:
1595                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1596                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1597                         break;
1598 #endif
1599                 default:
1600                         continue;
1601                 }
1602
1603                 spin_lock_irqsave(&bank->lock, flags);
1604                 __raw_writel(0xffffffff, wake_clear);
1605                 __raw_writel(bank->saved_wakeup, wake_set);
1606                 spin_unlock_irqrestore(&bank->lock, flags);
1607         }
1608
1609         return 0;
1610 }
1611
1612 static struct sysdev_class omap_gpio_sysclass = {
1613         .name           = "gpio",
1614         .suspend        = omap_gpio_suspend,
1615         .resume         = omap_gpio_resume,
1616 };
1617
1618 static struct sys_device omap_gpio_device = {
1619         .id             = 0,
1620         .cls            = &omap_gpio_sysclass,
1621 };
1622
1623 #endif
1624
1625 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1626
1627 static int workaround_enabled;
1628
1629 void omap2_gpio_prepare_for_retention(void)
1630 {
1631         int i, c = 0;
1632
1633         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1634          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1635         for (i = 0; i < gpio_bank_count; i++) {
1636                 struct gpio_bank *bank = &gpio_bank[i];
1637                 u32 l1, l2;
1638
1639                 if (!(bank->enabled_non_wakeup_gpios))
1640                         continue;
1641 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1642                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1643                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1644                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1645 #endif
1646                 bank->saved_fallingdetect = l1;
1647                 bank->saved_risingdetect = l2;
1648                 l1 &= ~bank->enabled_non_wakeup_gpios;
1649                 l2 &= ~bank->enabled_non_wakeup_gpios;
1650 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1651                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1652                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1653 #endif
1654                 c++;
1655         }
1656         if (!c) {
1657                 workaround_enabled = 0;
1658                 return;
1659         }
1660         workaround_enabled = 1;
1661 }
1662
1663 void omap2_gpio_resume_after_retention(void)
1664 {
1665         int i;
1666
1667         if (!workaround_enabled)
1668                 return;
1669         for (i = 0; i < gpio_bank_count; i++) {
1670                 struct gpio_bank *bank = &gpio_bank[i];
1671                 u32 l;
1672
1673                 if (!(bank->enabled_non_wakeup_gpios))
1674                         continue;
1675 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1676                 __raw_writel(bank->saved_fallingdetect,
1677                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1678                 __raw_writel(bank->saved_risingdetect,
1679                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1680 #endif
1681                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1682                  * state.  If so, generate an IRQ by software.  This is
1683                  * horribly racy, but it's the best we can do to work around
1684                  * this silicon bug. */
1685 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1686                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1687 #endif
1688                 l ^= bank->saved_datain;
1689                 l &= bank->non_wakeup_gpios;
1690                 if (l) {
1691                         u32 old0, old1;
1692 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1693                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1694                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1695                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1696                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1697                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1698                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1699 #endif
1700                 }
1701         }
1702
1703 }
1704
1705 #endif
1706
1707 /*
1708  * This may get called early from board specific init
1709  * for boards that have interrupts routed via FPGA.
1710  */
1711 int __init omap_gpio_init(void)
1712 {
1713         if (!initialized)
1714                 return _omap_gpio_init();
1715         else
1716                 return 0;
1717 }
1718
1719 static int __init omap_gpio_sysinit(void)
1720 {
1721         int ret = 0;
1722
1723         if (!initialized)
1724                 ret = _omap_gpio_init();
1725
1726         mpuio_init();
1727
1728 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1729         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
1730                 if (ret == 0) {
1731                         ret = sysdev_class_register(&omap_gpio_sysclass);
1732                         if (ret == 0)
1733                                 ret = sysdev_register(&omap_gpio_device);
1734                 }
1735         }
1736 #endif
1737
1738         return ret;
1739 }
1740
1741 EXPORT_SYMBOL(omap_request_gpio);
1742 EXPORT_SYMBOL(omap_free_gpio);
1743 EXPORT_SYMBOL(omap_set_gpio_direction);
1744 EXPORT_SYMBOL(omap_set_gpio_dataout);
1745 EXPORT_SYMBOL(omap_get_gpio_datain);
1746
1747 arch_initcall(omap_gpio_sysinit);
1748
1749
1750 #ifdef  CONFIG_DEBUG_FS
1751
1752 #include <linux/debugfs.h>
1753 #include <linux/seq_file.h>
1754
1755 static int gpio_is_input(struct gpio_bank *bank, int mask)
1756 {
1757         void __iomem *reg = bank->base;
1758
1759         switch (bank->method) {
1760         case METHOD_MPUIO:
1761                 reg += OMAP_MPUIO_IO_CNTL;
1762                 break;
1763         case METHOD_GPIO_1510:
1764                 reg += OMAP1510_GPIO_DIR_CONTROL;
1765                 break;
1766         case METHOD_GPIO_1610:
1767                 reg += OMAP1610_GPIO_DIRECTION;
1768                 break;
1769         case METHOD_GPIO_730:
1770                 reg += OMAP730_GPIO_DIR_CONTROL;
1771                 break;
1772         case METHOD_GPIO_24XX:
1773                 reg += OMAP24XX_GPIO_OE;
1774                 break;
1775         }
1776         return __raw_readl(reg) & mask;
1777 }
1778
1779
1780 static int dbg_gpio_show(struct seq_file *s, void *unused)
1781 {
1782         unsigned        i, j, gpio;
1783
1784         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1785                 struct gpio_bank        *bank = gpio_bank + i;
1786                 unsigned                bankwidth = 16;
1787                 u32                     mask = 1;
1788
1789                 if (bank_is_mpuio(bank))
1790                         gpio = OMAP_MPUIO(0);
1791                 else if (cpu_class_is_omap2() || cpu_is_omap730())
1792                         bankwidth = 32;
1793
1794                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1795                         unsigned        irq, value, is_in, irqstat;
1796                         const char      *label;
1797
1798                         label = gpiochip_is_requested(&bank->chip, j);
1799                         if (!label)
1800                                 continue;
1801
1802                         irq = bank->virtual_irq_start + j;
1803                         value = omap_get_gpio_datain(gpio);
1804                         is_in = gpio_is_input(bank, mask);
1805
1806                         if (bank_is_mpuio(bank))
1807                                 seq_printf(s, "MPUIO %2d ", j);
1808                         else
1809                                 seq_printf(s, "GPIO %3d ", gpio);
1810                         seq_printf(s, "(%10s): %s %s",
1811                                         label,
1812                                         is_in ? "in " : "out",
1813                                         value ? "hi"  : "lo");
1814
1815 /* FIXME for at least omap2, show pullup/pulldown state */
1816
1817                         irqstat = irq_desc[irq].status;
1818                         if (is_in && ((bank->suspend_wakeup & mask)
1819                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1820                                 char    *trigger = NULL;
1821
1822                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1823                                 case IRQ_TYPE_EDGE_FALLING:
1824                                         trigger = "falling";
1825                                         break;
1826                                 case IRQ_TYPE_EDGE_RISING:
1827                                         trigger = "rising";
1828                                         break;
1829                                 case IRQ_TYPE_EDGE_BOTH:
1830                                         trigger = "bothedge";
1831                                         break;
1832                                 case IRQ_TYPE_LEVEL_LOW:
1833                                         trigger = "low";
1834                                         break;
1835                                 case IRQ_TYPE_LEVEL_HIGH:
1836                                         trigger = "high";
1837                                         break;
1838                                 case IRQ_TYPE_NONE:
1839                                         trigger = "(?)";
1840                                         break;
1841                                 }
1842                                 seq_printf(s, ", irq-%d %-8s%s",
1843                                                 irq, trigger,
1844                                                 (bank->suspend_wakeup & mask)
1845                                                         ? " wakeup" : "");
1846                         }
1847                         seq_printf(s, "\n");
1848                 }
1849
1850                 if (bank_is_mpuio(bank)) {
1851                         seq_printf(s, "\n");
1852                         gpio = 0;
1853                 }
1854         }
1855         return 0;
1856 }
1857
1858 static int dbg_gpio_open(struct inode *inode, struct file *file)
1859 {
1860         return single_open(file, dbg_gpio_show, &inode->i_private);
1861 }
1862
1863 static const struct file_operations debug_fops = {
1864         .open           = dbg_gpio_open,
1865         .read           = seq_read,
1866         .llseek         = seq_lseek,
1867         .release        = single_release,
1868 };
1869
1870 static int __init omap_gpio_debuginit(void)
1871 {
1872         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1873                                         NULL, NULL, &debug_fops);
1874         return 0;
1875 }
1876 late_initcall(omap_gpio_debuginit);
1877 #endif