arch/arm/plat-omap/gpio.c

   1 /*
   2  *  linux/arch/arm/plat-omap/gpio.c
   3  *
   4  * Support functions for OMAP GPIO
   5  *
   6  * Copyright (C) 2003-2005 Nokia Corporation
   7  * Written by Juha Yrjölä <juha.yrjola@nokia.com>
   8  *
   9  * This program is free software; you can redistribute it and/or modify
  10  * it under the terms of the GNU General Public License version 2 as
  11  * published by the Free Software Foundation.
  12  */
  13
  14 #include <linux/init.h>
  15 #include <linux/module.h>
  16 #include <linux/interrupt.h>
  17 #include <linux/sysdev.h>
  18 #include <linux/err.h>
  19 #include <linux/clk.h>
  20 #include <linux/io.h>
  21
  22 #include <mach/hardware.h>
  23 #include <asm/irq.h>
  24 #include <mach/irqs.h>
  25 #include <mach/gpio.h>
  26 #include <asm/mach/irq.h>
  27
  28 /*
  29  * OMAP1510 GPIO registers
  30  */
  31 #define OMAP1510_GPIO_BASE              IO_ADDRESS(0xfffce000)
  32 #define OMAP1510_GPIO_DATA_INPUT        0x00
  33 #define OMAP1510_GPIO_DATA_OUTPUT       0x04
  34 #define OMAP1510_GPIO_DIR_CONTROL       0x08
  35 #define OMAP1510_GPIO_INT_CONTROL       0x0c
  36 #define OMAP1510_GPIO_INT_MASK          0x10
  37 #define OMAP1510_GPIO_INT_STATUS        0x14
  38 #define OMAP1510_GPIO_PIN_CONTROL       0x18
  39
  40 #define OMAP1510_IH_GPIO_BASE           64
  41
  42 /*
  43  * OMAP1610 specific GPIO registers
  44  */
  45 #define OMAP1610_GPIO1_BASE             IO_ADDRESS(0xfffbe400)
  46 #define OMAP1610_GPIO2_BASE             IO_ADDRESS(0xfffbec00)
  47 #define OMAP1610_GPIO3_BASE             IO_ADDRESS(0xfffbb400)
  48 #define OMAP1610_GPIO4_BASE             IO_ADDRESS(0xfffbbc00)
  49 #define OMAP1610_GPIO_REVISION          0x0000
  50 #define OMAP1610_GPIO_SYSCONFIG         0x0010
  51 #define OMAP1610_GPIO_SYSSTATUS         0x0014
  52 #define OMAP1610_GPIO_IRQSTATUS1        0x0018
  53 #define OMAP1610_GPIO_IRQENABLE1        0x001c
  54 #define OMAP1610_GPIO_WAKEUPENABLE      0x0028
  55 #define OMAP1610_GPIO_DATAIN            0x002c
  56 #define OMAP1610_GPIO_DATAOUT           0x0030
  57 #define OMAP1610_GPIO_DIRECTION         0x0034
  58 #define OMAP1610_GPIO_EDGE_CTRL1        0x0038
  59 #define OMAP1610_GPIO_EDGE_CTRL2        0x003c
  60 #define OMAP1610_GPIO_CLEAR_IRQENABLE1  0x009c
  61 #define OMAP1610_GPIO_CLEAR_WAKEUPENA   0x00a8
  62 #define OMAP1610_GPIO_CLEAR_DATAOUT     0x00b0
  63 #define OMAP1610_GPIO_SET_IRQENABLE1    0x00dc
  64 #define OMAP1610_GPIO_SET_WAKEUPENA     0x00e8
  65 #define OMAP1610_GPIO_SET_DATAOUT       0x00f0
  66
  67 /*
  68  * OMAP730 specific GPIO registers
  69  */
  70 #define OMAP730_GPIO1_BASE              IO_ADDRESS(0xfffbc000)
  71 #define OMAP730_GPIO2_BASE              IO_ADDRESS(0xfffbc800)
  72 #define OMAP730_GPIO3_BASE              IO_ADDRESS(0xfffbd000)
  73 #define OMAP730_GPIO4_BASE              IO_ADDRESS(0xfffbd800)
  74 #define OMAP730_GPIO5_BASE              IO_ADDRESS(0xfffbe000)
  75 #define OMAP730_GPIO6_BASE              IO_ADDRESS(0xfffbe800)
  76 #define OMAP730_GPIO_DATA_INPUT         0x00
  77 #define OMAP730_GPIO_DATA_OUTPUT        0x04
  78 #define OMAP730_GPIO_DIR_CONTROL        0x08
  79 #define OMAP730_GPIO_INT_CONTROL        0x0c
  80 #define OMAP730_GPIO_INT_MASK           0x10
  81 #define OMAP730_GPIO_INT_STATUS         0x14
  82
  83 /*
  84  * omap24xx specific GPIO registers
  85  */
  86 #define OMAP242X_GPIO1_BASE             IO_ADDRESS(0x48018000)
  87 #define OMAP242X_GPIO2_BASE             IO_ADDRESS(0x4801a000)
  88 #define OMAP242X_GPIO3_BASE             IO_ADDRESS(0x4801c000)
  89 #define OMAP242X_GPIO4_BASE             IO_ADDRESS(0x4801e000)
  90
  91 #define OMAP243X_GPIO1_BASE             IO_ADDRESS(0x4900C000)
  92 #define OMAP243X_GPIO2_BASE             IO_ADDRESS(0x4900E000)
  93 #define OMAP243X_GPIO3_BASE             IO_ADDRESS(0x49010000)
  94 #define OMAP243X_GPIO4_BASE             IO_ADDRESS(0x49012000)
  95 #define OMAP243X_GPIO5_BASE             IO_ADDRESS(0x480B6000)
  96
  97 #define OMAP24XX_GPIO_REVISION          0x0000
  98 #define OMAP24XX_GPIO_SYSCONFIG         0x0010
  99 #define OMAP24XX_GPIO_SYSSTATUS         0x0014
 100 #define OMAP24XX_GPIO_IRQSTATUS1        0x0018
 101 #define OMAP24XX_GPIO_IRQSTATUS2        0x0028
 102 #define OMAP24XX_GPIO_IRQENABLE2        0x002c
 103 #define OMAP24XX_GPIO_IRQENABLE1        0x001c
 104 #define OMAP24XX_GPIO_CTRL              0x0030
 105 #define OMAP24XX_GPIO_OE                0x0034
 106 #define OMAP24XX_GPIO_DATAIN            0x0038
 107 #define OMAP24XX_GPIO_DATAOUT           0x003c
 108 #define OMAP24XX_GPIO_LEVELDETECT0      0x0040
 109 #define OMAP24XX_GPIO_LEVELDETECT1      0x0044
 110 #define OMAP24XX_GPIO_RISINGDETECT      0x0048
 111 #define OMAP24XX_GPIO_FALLINGDETECT     0x004c
 112 #define OMAP24XX_GPIO_DEBOUNCE_EN       0x0050
 113 #define OMAP24XX_GPIO_DEBOUNCE_VAL      0x0054
 114 #define OMAP24XX_GPIO_CLEARIRQENABLE1   0x0060
 115 #define OMAP24XX_GPIO_SETIRQENABLE1     0x0064
 116 #define OMAP24XX_GPIO_CLEARWKUENA       0x0080
 117 #define OMAP24XX_GPIO_SETWKUENA         0x0084
 118 #define OMAP24XX_GPIO_CLEARDATAOUT      0x0090
 119 #define OMAP24XX_GPIO_SETDATAOUT        0x0094
 120
 121 /*
 122  * omap34xx specific GPIO registers
 123  */
 124
 125 #define OMAP34XX_GPIO1_BASE             IO_ADDRESS(0x48310000)
 126 #define OMAP34XX_GPIO2_BASE             IO_ADDRESS(0x49050000)
 127 #define OMAP34XX_GPIO3_BASE             IO_ADDRESS(0x49052000)
 128 #define OMAP34XX_GPIO4_BASE             IO_ADDRESS(0x49054000)
 129 #define OMAP34XX_GPIO5_BASE             IO_ADDRESS(0x49056000)
 130 #define OMAP34XX_GPIO6_BASE             IO_ADDRESS(0x49058000)
 131
 132 #define OMAP_MPUIO_VBASE                IO_ADDRESS(OMAP_MPUIO_BASE)
 133
 134 struct gpio_bank {
 135         void __iomem *base;
 136         u16 irq;
 137         u16 virtual_irq_start;
 138         int method;
 139 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 140         u32 suspend_wakeup;
 141         u32 saved_wakeup;
 142 #endif
 143 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 144         u32 non_wakeup_gpios;
 145         u32 enabled_non_wakeup_gpios;
 146
 147         u32 saved_datain;
 148         u32 saved_fallingdetect;
 149         u32 saved_risingdetect;
 150 #endif
 151         u32 level_mask;
 152         spinlock_t lock;
 153         struct gpio_chip chip;
 154         struct clk *dbck;
 155 };
 156
 157 #define METHOD_MPUIO            0
 158 #define METHOD_GPIO_1510        1
 159 #define METHOD_GPIO_1610        2
 160 #define METHOD_GPIO_730         3
 161 #define METHOD_GPIO_24XX        4
 162
 163 #ifdef CONFIG_ARCH_OMAP16XX
 164 static struct gpio_bank gpio_bank_1610[5] = {
 165         { OMAP_MPUIO_VBASE,    INT_MPUIO,           IH_MPUIO_BASE,     METHOD_MPUIO},
 166         { OMAP1610_GPIO1_BASE, INT_GPIO_BANK1,      IH_GPIO_BASE,      METHOD_GPIO_1610 },
 167         { OMAP1610_GPIO2_BASE, INT_1610_GPIO_BANK2, IH_GPIO_BASE + 16, METHOD_GPIO_1610 },
 168         { OMAP1610_GPIO3_BASE, INT_1610_GPIO_BANK3, IH_GPIO_BASE + 32, METHOD_GPIO_1610 },
 169         { OMAP1610_GPIO4_BASE, INT_1610_GPIO_BANK4, IH_GPIO_BASE + 48, METHOD_GPIO_1610 },
 170 };
 171 #endif
 172
 173 #ifdef CONFIG_ARCH_OMAP15XX
 174 static struct gpio_bank gpio_bank_1510[2] = {
 175         { OMAP_MPUIO_VBASE,   INT_MPUIO,      IH_MPUIO_BASE, METHOD_MPUIO },
 176         { OMAP1510_GPIO_BASE, INT_GPIO_BANK1, IH_GPIO_BASE,  METHOD_GPIO_1510 }
 177 };
 178 #endif
 179
 180 #ifdef CONFIG_ARCH_OMAP730
 181 static struct gpio_bank gpio_bank_730[7] = {
 182         { OMAP_MPUIO_VBASE,    INT_730_MPUIO,       IH_MPUIO_BASE,      METHOD_MPUIO },
 183         { OMAP730_GPIO1_BASE,  INT_730_GPIO_BANK1,  IH_GPIO_BASE,       METHOD_GPIO_730 },
 184         { OMAP730_GPIO2_BASE,  INT_730_GPIO_BANK2,  IH_GPIO_BASE + 32,  METHOD_GPIO_730 },
 185         { OMAP730_GPIO3_BASE,  INT_730_GPIO_BANK3,  IH_GPIO_BASE + 64,  METHOD_GPIO_730 },
 186         { OMAP730_GPIO4_BASE,  INT_730_GPIO_BANK4,  IH_GPIO_BASE + 96,  METHOD_GPIO_730 },
 187         { OMAP730_GPIO5_BASE,  INT_730_GPIO_BANK5,  IH_GPIO_BASE + 128, METHOD_GPIO_730 },
 188         { OMAP730_GPIO6_BASE,  INT_730_GPIO_BANK6,  IH_GPIO_BASE + 160, METHOD_GPIO_730 },
 189 };
 190 #endif
 191
 192 #ifdef CONFIG_ARCH_OMAP24XX
 193
 194 static struct gpio_bank gpio_bank_242x[4] = {
 195         { OMAP242X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 196         { OMAP242X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 197         { OMAP242X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 198         { OMAP242X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 199 };
 200
 201 static struct gpio_bank gpio_bank_243x[5] = {
 202         { OMAP243X_GPIO1_BASE, INT_24XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 203         { OMAP243X_GPIO2_BASE, INT_24XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 204         { OMAP243X_GPIO3_BASE, INT_24XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 205         { OMAP243X_GPIO4_BASE, INT_24XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 206         { OMAP243X_GPIO5_BASE, INT_24XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 207 };
 208
 209 #endif
 210
 211 #ifdef CONFIG_ARCH_OMAP34XX
 212 static struct gpio_bank gpio_bank_34xx[6] = {
 213         { OMAP34XX_GPIO1_BASE, INT_34XX_GPIO_BANK1, IH_GPIO_BASE,       METHOD_GPIO_24XX },
 214         { OMAP34XX_GPIO2_BASE, INT_34XX_GPIO_BANK2, IH_GPIO_BASE + 32,  METHOD_GPIO_24XX },
 215         { OMAP34XX_GPIO3_BASE, INT_34XX_GPIO_BANK3, IH_GPIO_BASE + 64,  METHOD_GPIO_24XX },
 216         { OMAP34XX_GPIO4_BASE, INT_34XX_GPIO_BANK4, IH_GPIO_BASE + 96,  METHOD_GPIO_24XX },
 217         { OMAP34XX_GPIO5_BASE, INT_34XX_GPIO_BANK5, IH_GPIO_BASE + 128, METHOD_GPIO_24XX },
 218         { OMAP34XX_GPIO6_BASE, INT_34XX_GPIO_BANK6, IH_GPIO_BASE + 160, METHOD_GPIO_24XX },
 219 };
 220
 221 #endif
 222
 223 static struct gpio_bank *gpio_bank;
 224 static int gpio_bank_count;
 225
 226 static inline struct gpio_bank *get_gpio_bank(int gpio)
 227 {
 228         if (cpu_is_omap15xx()) {
 229                 if (OMAP_GPIO_IS_MPUIO(gpio))
 230                         return &gpio_bank[0];
 231                 return &gpio_bank[1];
 232         }
 233         if (cpu_is_omap16xx()) {
 234                 if (OMAP_GPIO_IS_MPUIO(gpio))
 235                         return &gpio_bank[0];
 236                 return &gpio_bank[1 + (gpio >> 4)];
 237         }
 238         if (cpu_is_omap730()) {
 239                 if (OMAP_GPIO_IS_MPUIO(gpio))
 240                         return &gpio_bank[0];
 241                 return &gpio_bank[1 + (gpio >> 5)];
 242         }
 243         if (cpu_is_omap24xx())
 244                 return &gpio_bank[gpio >> 5];
 245         if (cpu_is_omap34xx())
 246                 return &gpio_bank[gpio >> 5];
 247 }
 248
 249 static inline int get_gpio_index(int gpio)
 250 {
 251         if (cpu_is_omap730())
 252                 return gpio & 0x1f;
 253         if (cpu_is_omap24xx())
 254                 return gpio & 0x1f;
 255         if (cpu_is_omap34xx())
 256                 return gpio & 0x1f;
 257         return gpio & 0x0f;
 258 }
 259
 260 static inline int gpio_valid(int gpio)
 261 {
 262         if (gpio < 0)
 263                 return -1;
 264         if (cpu_class_is_omap1() && OMAP_GPIO_IS_MPUIO(gpio)) {
 265                 if (gpio >= OMAP_MAX_GPIO_LINES + 16)
 266                         return -1;
 267                 return 0;
 268         }
 269         if (cpu_is_omap15xx() && gpio < 16)
 270                 return 0;
 271         if ((cpu_is_omap16xx()) && gpio < 64)
 272                 return 0;
 273         if (cpu_is_omap730() && gpio < 192)
 274                 return 0;
 275         if (cpu_is_omap24xx() && gpio < 128)
 276                 return 0;
 277         if (cpu_is_omap34xx() && gpio < 160)
 278                 return 0;
 279         return -1;
 280 }
 281
 282 static int check_gpio(int gpio)
 283 {
 284         if (unlikely(gpio_valid(gpio)) < 0) {
 285                 printk(KERN_ERR "omap-gpio: invalid GPIO %d\n", gpio);
 286                 dump_stack();
 287                 return -1;
 288         }
 289         return 0;
 290 }
 291
 292 static void _set_gpio_direction(struct gpio_bank *bank, int gpio, int is_input)
 293 {
 294         void __iomem *reg = bank->base;
 295         u32 l;
 296
 297         switch (bank->method) {
 298 #ifdef CONFIG_ARCH_OMAP1
 299         case METHOD_MPUIO:
 300                 reg += OMAP_MPUIO_IO_CNTL;
 301                 break;
 302 #endif
 303 #ifdef CONFIG_ARCH_OMAP15XX
 304         case METHOD_GPIO_1510:
 305                 reg += OMAP1510_GPIO_DIR_CONTROL;
 306                 break;
 307 #endif
 308 #ifdef CONFIG_ARCH_OMAP16XX
 309         case METHOD_GPIO_1610:
 310                 reg += OMAP1610_GPIO_DIRECTION;
 311                 break;
 312 #endif
 313 #ifdef CONFIG_ARCH_OMAP730
 314         case METHOD_GPIO_730:
 315                 reg += OMAP730_GPIO_DIR_CONTROL;
 316                 break;
 317 #endif
 318 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 319         case METHOD_GPIO_24XX:
 320                 reg += OMAP24XX_GPIO_OE;
 321                 break;
 322 #endif
 323         default:
 324                 WARN_ON(1);
 325                 return;
 326         }
 327         l = __raw_readl(reg);
 328         if (is_input)
 329                 l |= 1 << gpio;
 330         else
 331                 l &= ~(1 << gpio);
 332         __raw_writel(l, reg);
 333 }
 334
 335 static void _set_gpio_dataout(struct gpio_bank *bank, int gpio, int enable)
 336 {
 337         void __iomem *reg = bank->base;
 338         u32 l = 0;
 339
 340         switch (bank->method) {
 341 #ifdef CONFIG_ARCH_OMAP1
 342         case METHOD_MPUIO:
 343                 reg += OMAP_MPUIO_OUTPUT;
 344                 l = __raw_readl(reg);
 345                 if (enable)
 346                         l |= 1 << gpio;
 347                 else
 348                         l &= ~(1 << gpio);
 349                 break;
 350 #endif
 351 #ifdef CONFIG_ARCH_OMAP15XX
 352         case METHOD_GPIO_1510:
 353                 reg += OMAP1510_GPIO_DATA_OUTPUT;
 354                 l = __raw_readl(reg);
 355                 if (enable)
 356                         l |= 1 << gpio;
 357                 else
 358                         l &= ~(1 << gpio);
 359                 break;
 360 #endif
 361 #ifdef CONFIG_ARCH_OMAP16XX
 362         case METHOD_GPIO_1610:
 363                 if (enable)
 364                         reg += OMAP1610_GPIO_SET_DATAOUT;
 365                 else
 366                         reg += OMAP1610_GPIO_CLEAR_DATAOUT;
 367                 l = 1 << gpio;
 368                 break;
 369 #endif
 370 #ifdef CONFIG_ARCH_OMAP730
 371         case METHOD_GPIO_730:
 372                 reg += OMAP730_GPIO_DATA_OUTPUT;
 373                 l = __raw_readl(reg);
 374                 if (enable)
 375                         l |= 1 << gpio;
 376                 else
 377                         l &= ~(1 << gpio);
 378                 break;
 379 #endif
 380 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 381         case METHOD_GPIO_24XX:
 382                 if (enable)
 383                         reg += OMAP24XX_GPIO_SETDATAOUT;
 384                 else
 385                         reg += OMAP24XX_GPIO_CLEARDATAOUT;
 386                 l = 1 << gpio;
 387                 break;
 388 #endif
 389         default:
 390                 WARN_ON(1);
 391                 return;
 392         }
 393         __raw_writel(l, reg);
 394 }
 395
 396 static int __omap_get_gpio_datain(int gpio)
 397 {
 398         struct gpio_bank *bank;
 399         void __iomem *reg;
 400
 401         if (check_gpio(gpio) < 0)
 402                 return -EINVAL;
 403         bank = get_gpio_bank(gpio);
 404         reg = bank->base;
 405         switch (bank->method) {
 406 #ifdef CONFIG_ARCH_OMAP1
 407         case METHOD_MPUIO:
 408                 reg += OMAP_MPUIO_INPUT_LATCH;
 409                 break;
 410 #endif
 411 #ifdef CONFIG_ARCH_OMAP15XX
 412         case METHOD_GPIO_1510:
 413                 reg += OMAP1510_GPIO_DATA_INPUT;
 414                 break;
 415 #endif
 416 #ifdef CONFIG_ARCH_OMAP16XX
 417         case METHOD_GPIO_1610:
 418                 reg += OMAP1610_GPIO_DATAIN;
 419                 break;
 420 #endif
 421 #ifdef CONFIG_ARCH_OMAP730
 422         case METHOD_GPIO_730:
 423                 reg += OMAP730_GPIO_DATA_INPUT;
 424                 break;
 425 #endif
 426 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 427         case METHOD_GPIO_24XX:
 428                 reg += OMAP24XX_GPIO_DATAIN;
 429                 break;
 430 #endif
 431         default:
 432                 return -EINVAL;
 433         }
 434         return (__raw_readl(reg)
 435                         & (1 << get_gpio_index(gpio))) != 0;
 436 }
 437
 438 #define MOD_REG_BIT(reg, bit_mask, set) \
 439 do {    \
 440         int l = __raw_readl(base + reg); \
 441         if (set) l |= bit_mask; \
 442         else l &= ~bit_mask; \
 443         __raw_writel(l, base + reg); \
 444 } while(0)
 445
 446 void omap_set_gpio_debounce(int gpio, int enable)
 447 {
 448         struct gpio_bank *bank;
 449         void __iomem *reg;
 450         u32 val, l = 1 << get_gpio_index(gpio);
 451
 452         if (cpu_class_is_omap1())
 453                 return;
 454
 455         bank = get_gpio_bank(gpio);
 456         reg = bank->base;
 457
 458         reg += OMAP24XX_GPIO_DEBOUNCE_EN;
 459         val = __raw_readl(reg);
 460
 461         if (enable && !(val & l))
 462                 val |= l;
 463         else if (!enable && val & l)
 464                 val &= ~l;
 465         else
 466                 return;
 467
 468         if (cpu_is_omap34xx())
 469                 enable ? clk_enable(bank->dbck) : clk_disable(bank->dbck);
 470
 471         __raw_writel(val, reg);
 472 }
 473 EXPORT_SYMBOL(omap_set_gpio_debounce);
 474
 475 void omap_set_gpio_debounce_time(int gpio, int enc_time)
 476 {
 477         struct gpio_bank *bank;
 478         void __iomem *reg;
 479
 480         if (cpu_class_is_omap1())
 481                 return;
 482
 483         bank = get_gpio_bank(gpio);
 484         reg = bank->base;
 485
 486         enc_time &= 0xff;
 487         reg += OMAP24XX_GPIO_DEBOUNCE_VAL;
 488         __raw_writel(enc_time, reg);
 489 }
 490 EXPORT_SYMBOL(omap_set_gpio_debounce_time);
 491
 492 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 493 static inline void set_24xx_gpio_triggering(struct gpio_bank *bank, int gpio,
 494                                                 int trigger)
 495 {
 496         void __iomem *base = bank->base;
 497         u32 gpio_bit = 1 << gpio;
 498
 499         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT0, gpio_bit,
 500                 trigger & IRQ_TYPE_LEVEL_LOW);
 501         MOD_REG_BIT(OMAP24XX_GPIO_LEVELDETECT1, gpio_bit,
 502                 trigger & IRQ_TYPE_LEVEL_HIGH);
 503         MOD_REG_BIT(OMAP24XX_GPIO_RISINGDETECT, gpio_bit,
 504                 trigger & IRQ_TYPE_EDGE_RISING);
 505         MOD_REG_BIT(OMAP24XX_GPIO_FALLINGDETECT, gpio_bit,
 506                 trigger & IRQ_TYPE_EDGE_FALLING);
 507
 508         if (likely(!(bank->non_wakeup_gpios & gpio_bit))) {
 509                 if (trigger != 0)
 510                         __raw_writel(1 << gpio, bank->base
 511                                         + OMAP24XX_GPIO_SETWKUENA);
 512                 else
 513                         __raw_writel(1 << gpio, bank->base
 514                                         + OMAP24XX_GPIO_CLEARWKUENA);
 515         } else {
 516                 if (trigger != 0)
 517                         bank->enabled_non_wakeup_gpios |= gpio_bit;
 518                 else
 519                         bank->enabled_non_wakeup_gpios &= ~gpio_bit;
 520         }
 521
 522         bank->level_mask =
 523                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0) |
 524                 __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
 525 }
 526 #endif
 527
 528 static int _set_gpio_triggering(struct gpio_bank *bank, int gpio, int trigger)
 529 {
 530         void __iomem *reg = bank->base;
 531         u32 l = 0;
 532
 533         switch (bank->method) {
 534 #ifdef CONFIG_ARCH_OMAP1
 535         case METHOD_MPUIO:
 536                 reg += OMAP_MPUIO_GPIO_INT_EDGE;
 537                 l = __raw_readl(reg);
 538                 if (trigger & IRQ_TYPE_EDGE_RISING)
 539                         l |= 1 << gpio;
 540                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 541                         l &= ~(1 << gpio);
 542                 else
 543                         goto bad;
 544                 break;
 545 #endif
 546 #ifdef CONFIG_ARCH_OMAP15XX
 547         case METHOD_GPIO_1510:
 548                 reg += OMAP1510_GPIO_INT_CONTROL;
 549                 l = __raw_readl(reg);
 550                 if (trigger & IRQ_TYPE_EDGE_RISING)
 551                         l |= 1 << gpio;
 552                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 553                         l &= ~(1 << gpio);
 554                 else
 555                         goto bad;
 556                 break;
 557 #endif
 558 #ifdef CONFIG_ARCH_OMAP16XX
 559         case METHOD_GPIO_1610:
 560                 if (gpio & 0x08)
 561                         reg += OMAP1610_GPIO_EDGE_CTRL2;
 562                 else
 563                         reg += OMAP1610_GPIO_EDGE_CTRL1;
 564                 gpio &= 0x07;
 565                 l = __raw_readl(reg);
 566                 l &= ~(3 << (gpio << 1));
 567                 if (trigger & IRQ_TYPE_EDGE_RISING)
 568                         l |= 2 << (gpio << 1);
 569                 if (trigger & IRQ_TYPE_EDGE_FALLING)
 570                         l |= 1 << (gpio << 1);
 571                 if (trigger)
 572                         /* Enable wake-up during idle for dynamic tick */
 573                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_SET_WAKEUPENA);
 574                 else
 575                         __raw_writel(1 << gpio, bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA);
 576                 break;
 577 #endif
 578 #ifdef CONFIG_ARCH_OMAP730
 579         case METHOD_GPIO_730:
 580                 reg += OMAP730_GPIO_INT_CONTROL;
 581                 l = __raw_readl(reg);
 582                 if (trigger & IRQ_TYPE_EDGE_RISING)
 583                         l |= 1 << gpio;
 584                 else if (trigger & IRQ_TYPE_EDGE_FALLING)
 585                         l &= ~(1 << gpio);
 586                 else
 587                         goto bad;
 588                 break;
 589 #endif
 590 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 591         case METHOD_GPIO_24XX:
 592                 set_24xx_gpio_triggering(bank, gpio, trigger);
 593                 break;
 594 #endif
 595         default:
 596                 goto bad;
 597         }
 598         __raw_writel(l, reg);
 599         return 0;
 600 bad:
 601         return -EINVAL;
 602 }
 603
 604 static int gpio_irq_type(unsigned irq, unsigned type)
 605 {
 606         struct gpio_bank *bank;
 607         unsigned gpio;
 608         int retval;
 609         unsigned long flags;
 610
 611         if (!cpu_class_is_omap2() && irq > IH_MPUIO_BASE)
 612                 gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
 613         else
 614                 gpio = irq - IH_GPIO_BASE;
 615
 616         if (check_gpio(gpio) < 0)
 617                 return -EINVAL;
 618
 619         if (type & ~IRQ_TYPE_SENSE_MASK)
 620                 return -EINVAL;
 621
 622         /* OMAP1 allows only only edge triggering */
 623         if (!cpu_class_is_omap2()
 624                         && (type & (IRQ_TYPE_LEVEL_LOW|IRQ_TYPE_LEVEL_HIGH)))
 625                 return -EINVAL;
 626
 627         bank = get_irq_chip_data(irq);
 628         spin_lock_irqsave(&bank->lock, flags);
 629         retval = _set_gpio_triggering(bank, get_gpio_index(gpio), type);
 630         if (retval == 0) {
 631                 irq_desc[irq].status &= ~IRQ_TYPE_SENSE_MASK;
 632                 irq_desc[irq].status |= type;
 633         }
 634         spin_unlock_irqrestore(&bank->lock, flags);
 635
 636         if (type & (IRQ_TYPE_LEVEL_LOW | IRQ_TYPE_LEVEL_HIGH))
 637                 __set_irq_handler_unlocked(irq, handle_level_irq);
 638         else if (type & (IRQ_TYPE_EDGE_FALLING | IRQ_TYPE_EDGE_RISING))
 639                 __set_irq_handler_unlocked(irq, handle_edge_irq);
 640
 641         return retval;
 642 }
 643
 644 static void _clear_gpio_irqbank(struct gpio_bank *bank, int gpio_mask)
 645 {
 646         void __iomem *reg = bank->base;
 647
 648         switch (bank->method) {
 649 #ifdef CONFIG_ARCH_OMAP1
 650         case METHOD_MPUIO:
 651                 /* MPUIO irqstatus is reset by reading the status register,
 652                  * so do nothing here */
 653                 return;
 654 #endif
 655 #ifdef CONFIG_ARCH_OMAP15XX
 656         case METHOD_GPIO_1510:
 657                 reg += OMAP1510_GPIO_INT_STATUS;
 658                 break;
 659 #endif
 660 #ifdef CONFIG_ARCH_OMAP16XX
 661         case METHOD_GPIO_1610:
 662                 reg += OMAP1610_GPIO_IRQSTATUS1;
 663                 break;
 664 #endif
 665 #ifdef CONFIG_ARCH_OMAP730
 666         case METHOD_GPIO_730:
 667                 reg += OMAP730_GPIO_INT_STATUS;
 668                 break;
 669 #endif
 670 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 671         case METHOD_GPIO_24XX:
 672                 reg += OMAP24XX_GPIO_IRQSTATUS1;
 673                 break;
 674 #endif
 675         default:
 676                 WARN_ON(1);
 677                 return;
 678         }
 679         __raw_writel(gpio_mask, reg);
 680
 681         /* Workaround for clearing DSP GPIO interrupts to allow retention */
 682 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 683         if (cpu_is_omap24xx() || cpu_is_omap34xx())
 684                 __raw_writel(gpio_mask, bank->base + OMAP24XX_GPIO_IRQSTATUS2);
 685 #endif
 686 }
 687
 688 static inline void _clear_gpio_irqstatus(struct gpio_bank *bank, int gpio)
 689 {
 690         _clear_gpio_irqbank(bank, 1 << get_gpio_index(gpio));
 691 }
 692
 693 static u32 _get_gpio_irqbank_mask(struct gpio_bank *bank)
 694 {
 695         void __iomem *reg = bank->base;
 696         int inv = 0;
 697         u32 l;
 698         u32 mask;
 699
 700         switch (bank->method) {
 701 #ifdef CONFIG_ARCH_OMAP1
 702         case METHOD_MPUIO:
 703                 reg += OMAP_MPUIO_GPIO_MASKIT;
 704                 mask = 0xffff;
 705                 inv = 1;
 706                 break;
 707 #endif
 708 #ifdef CONFIG_ARCH_OMAP15XX
 709         case METHOD_GPIO_1510:
 710                 reg += OMAP1510_GPIO_INT_MASK;
 711                 mask = 0xffff;
 712                 inv = 1;
 713                 break;
 714 #endif
 715 #ifdef CONFIG_ARCH_OMAP16XX
 716         case METHOD_GPIO_1610:
 717                 reg += OMAP1610_GPIO_IRQENABLE1;
 718                 mask = 0xffff;
 719                 break;
 720 #endif
 721 #ifdef CONFIG_ARCH_OMAP730
 722         case METHOD_GPIO_730:
 723                 reg += OMAP730_GPIO_INT_MASK;
 724                 mask = 0xffffffff;
 725                 inv = 1;
 726                 break;
 727 #endif
 728 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 729         case METHOD_GPIO_24XX:
 730                 reg += OMAP24XX_GPIO_IRQENABLE1;
 731                 mask = 0xffffffff;
 732                 break;
 733 #endif
 734         default:
 735                 WARN_ON(1);
 736                 return 0;
 737         }
 738
 739         l = __raw_readl(reg);
 740         if (inv)
 741                 l = ~l;
 742         l &= mask;
 743         return l;
 744 }
 745
 746 static void _enable_gpio_irqbank(struct gpio_bank *bank, int gpio_mask, int enable)
 747 {
 748         void __iomem *reg = bank->base;
 749         u32 l;
 750
 751         switch (bank->method) {
 752 #ifdef CONFIG_ARCH_OMAP1
 753         case METHOD_MPUIO:
 754                 reg += OMAP_MPUIO_GPIO_MASKIT;
 755                 l = __raw_readl(reg);
 756                 if (enable)
 757                         l &= ~(gpio_mask);
 758                 else
 759                         l |= gpio_mask;
 760                 break;
 761 #endif
 762 #ifdef CONFIG_ARCH_OMAP15XX
 763         case METHOD_GPIO_1510:
 764                 reg += OMAP1510_GPIO_INT_MASK;
 765                 l = __raw_readl(reg);
 766                 if (enable)
 767                         l &= ~(gpio_mask);
 768                 else
 769                         l |= gpio_mask;
 770                 break;
 771 #endif
 772 #ifdef CONFIG_ARCH_OMAP16XX
 773         case METHOD_GPIO_1610:
 774                 if (enable)
 775                         reg += OMAP1610_GPIO_SET_IRQENABLE1;
 776                 else
 777                         reg += OMAP1610_GPIO_CLEAR_IRQENABLE1;
 778                 l = gpio_mask;
 779                 break;
 780 #endif
 781 #ifdef CONFIG_ARCH_OMAP730
 782         case METHOD_GPIO_730:
 783                 reg += OMAP730_GPIO_INT_MASK;
 784                 l = __raw_readl(reg);
 785                 if (enable)
 786                         l &= ~(gpio_mask);
 787                 else
 788                         l |= gpio_mask;
 789                 break;
 790 #endif
 791 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 792         case METHOD_GPIO_24XX:
 793                 if (enable)
 794                         reg += OMAP24XX_GPIO_SETIRQENABLE1;
 795                 else
 796                         reg += OMAP24XX_GPIO_CLEARIRQENABLE1;
 797                 l = gpio_mask;
 798                 break;
 799 #endif
 800         default:
 801                 WARN_ON(1);
 802                 return;
 803         }
 804         __raw_writel(l, reg);
 805 }
 806
 807 static inline void _set_gpio_irqenable(struct gpio_bank *bank, int gpio, int enable)
 808 {
 809         _enable_gpio_irqbank(bank, 1 << get_gpio_index(gpio), enable);
 810 }
 811
 812 /*
 813  * Note that ENAWAKEUP needs to be enabled in GPIO_SYSCONFIG register.
 814  * 1510 does not seem to have a wake-up register. If JTAG is connected
 815  * to the target, system will wake up always on GPIO events. While
 816  * system is running all registered GPIO interrupts need to have wake-up
 817  * enabled. When system is suspended, only selected GPIO interrupts need
 818  * to have wake-up enabled.
 819  */
 820 static int _set_gpio_wakeup(struct gpio_bank *bank, int gpio, int enable)
 821 {
 822         unsigned long flags;
 823
 824         switch (bank->method) {
 825 #ifdef CONFIG_ARCH_OMAP16XX
 826         case METHOD_MPUIO:
 827         case METHOD_GPIO_1610:
 828                 spin_lock_irqsave(&bank->lock, flags);
 829                 if (enable) {
 830                         bank->suspend_wakeup |= (1 << gpio);
 831                         enable_irq_wake(bank->irq);
 832                 } else {
 833                         disable_irq_wake(bank->irq);
 834                         bank->suspend_wakeup &= ~(1 << gpio);
 835                 }
 836                 spin_unlock_irqrestore(&bank->lock, flags);
 837                 return 0;
 838 #endif
 839 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 840         case METHOD_GPIO_24XX:
 841                 if (bank->non_wakeup_gpios & (1 << gpio)) {
 842                         printk(KERN_ERR "Unable to modify wakeup on "
 843                                         "non-wakeup GPIO%d\n",
 844                                         (bank - gpio_bank) * 32 + gpio);
 845                         return -EINVAL;
 846                 }
 847                 spin_lock_irqsave(&bank->lock, flags);
 848                 if (enable) {
 849                         bank->suspend_wakeup |= (1 << gpio);
 850                         enable_irq_wake(bank->irq);
 851                 } else {
 852                         disable_irq_wake(bank->irq);
 853                         bank->suspend_wakeup &= ~(1 << gpio);
 854                 }
 855                 spin_unlock_irqrestore(&bank->lock, flags);
 856                 return 0;
 857 #endif
 858         default:
 859                 printk(KERN_ERR "Can't enable GPIO wakeup for method %i\n",
 860                        bank->method);
 861                 return -EINVAL;
 862         }
 863 }
 864
 865 static void _reset_gpio(struct gpio_bank *bank, int gpio)
 866 {
 867         _set_gpio_direction(bank, get_gpio_index(gpio), 1);
 868         _set_gpio_irqenable(bank, gpio, 0);
 869         _clear_gpio_irqstatus(bank, gpio);
 870         _set_gpio_triggering(bank, get_gpio_index(gpio), IRQ_TYPE_NONE);
 871 }
 872
 873 /* Use disable_irq_wake() and enable_irq_wake() functions from drivers */
 874 static int gpio_wake_enable(unsigned int irq, unsigned int enable)
 875 {
 876         unsigned int gpio = irq - IH_GPIO_BASE;
 877         struct gpio_bank *bank;
 878         int retval;
 879
 880         if (check_gpio(gpio) < 0)
 881                 return -ENODEV;
 882         bank = get_irq_chip_data(irq);
 883         retval = _set_gpio_wakeup(bank, get_gpio_index(gpio), enable);
 884
 885         return retval;
 886 }
 887
 888 static int omap_gpio_request(struct gpio_chip *chip, unsigned offset)
 889 {
 890         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 891         unsigned long flags;
 892
 893         spin_lock_irqsave(&bank->lock, flags);
 894
 895         /* Set trigger to none. You need to enable the desired trigger with
 896          * request_irq() or set_irq_type().
 897          */
 898         _set_gpio_triggering(bank, offset, IRQ_TYPE_NONE);
 899
 900 #ifdef CONFIG_ARCH_OMAP15XX
 901         if (bank->method == METHOD_GPIO_1510) {
 902                 void __iomem *reg;
 903
 904                 /* Claim the pin for MPU */
 905                 reg = bank->base + OMAP1510_GPIO_PIN_CONTROL;
 906                 __raw_writel(__raw_readl(reg) | (1 << offset), reg);
 907         }
 908 #endif
 909         spin_unlock_irqrestore(&bank->lock, flags);
 910
 911         return 0;
 912 }
 913
 914 static void omap_gpio_free(struct gpio_chip *chip, unsigned offset)
 915 {
 916         struct gpio_bank *bank = container_of(chip, struct gpio_bank, chip);
 917         unsigned long flags;
 918
 919         spin_lock_irqsave(&bank->lock, flags);
 920 #ifdef CONFIG_ARCH_OMAP16XX
 921         if (bank->method == METHOD_GPIO_1610) {
 922                 /* Disable wake-up during idle for dynamic tick */
 923                 void __iomem *reg = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
 924                 __raw_writel(1 << offset, reg);
 925         }
 926 #endif
 927 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 928         if (bank->method == METHOD_GPIO_24XX) {
 929                 /* Disable wake-up during idle for dynamic tick */
 930                 void __iomem *reg = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
 931                 __raw_writel(1 << offset, reg);
 932         }
 933 #endif
 934         _reset_gpio(bank, bank->chip.base + offset);
 935         spin_unlock_irqrestore(&bank->lock, flags);
 936 }
 937
 938 /*
 939  * We need to unmask the GPIO bank interrupt as soon as possible to
 940  * avoid missing GPIO interrupts for other lines in the bank.
 941  * Then we need to mask-read-clear-unmask the triggered GPIO lines
 942  * in the bank to avoid missing nested interrupts for a GPIO line.
 943  * If we wait to unmask individual GPIO lines in the bank after the
 944  * line's interrupt handler has been run, we may miss some nested
 945  * interrupts.
 946  */
 947 static void gpio_irq_handler(unsigned int irq, struct irq_desc *desc)
 948 {
 949         void __iomem *isr_reg = NULL;
 950         u32 isr;
 951         unsigned int gpio_irq;
 952         struct gpio_bank *bank;
 953         u32 retrigger = 0;
 954         int unmasked = 0;
 955
 956         desc->chip->ack(irq);
 957
 958         bank = get_irq_data(irq);
 959 #ifdef CONFIG_ARCH_OMAP1
 960         if (bank->method == METHOD_MPUIO)
 961                 isr_reg = bank->base + OMAP_MPUIO_GPIO_INT;
 962 #endif
 963 #ifdef CONFIG_ARCH_OMAP15XX
 964         if (bank->method == METHOD_GPIO_1510)
 965                 isr_reg = bank->base + OMAP1510_GPIO_INT_STATUS;
 966 #endif
 967 #if defined(CONFIG_ARCH_OMAP16XX)
 968         if (bank->method == METHOD_GPIO_1610)
 969                 isr_reg = bank->base + OMAP1610_GPIO_IRQSTATUS1;
 970 #endif
 971 #ifdef CONFIG_ARCH_OMAP730
 972         if (bank->method == METHOD_GPIO_730)
 973                 isr_reg = bank->base + OMAP730_GPIO_INT_STATUS;
 974 #endif
 975 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
 976         if (bank->method == METHOD_GPIO_24XX)
 977                 isr_reg = bank->base + OMAP24XX_GPIO_IRQSTATUS1;
 978 #endif
 979         while(1) {
 980                 u32 isr_saved, level_mask = 0;
 981                 u32 enabled;
 982
 983                 enabled = _get_gpio_irqbank_mask(bank);
 984                 isr_saved = isr = __raw_readl(isr_reg) & enabled;
 985
 986                 if (cpu_is_omap15xx() && (bank->method == METHOD_MPUIO))
 987                         isr &= 0x0000ffff;
 988
 989                 if (cpu_class_is_omap2()) {
 990                         level_mask = bank->level_mask & enabled;
 991                 }
 992
 993                 /* clear edge sensitive interrupts before handler(s) are
 994                 called so that we don't miss any interrupt occurred while
 995                 executing them */
 996                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 0);
 997                 _clear_gpio_irqbank(bank, isr_saved & ~level_mask);
 998                 _enable_gpio_irqbank(bank, isr_saved & ~level_mask, 1);
 999
1000                 /* if there is only edge sensitive GPIO pin interrupts
1001                 configured, we could unmask GPIO bank interrupt immediately */
1002                 if (!level_mask && !unmasked) {
1003                         unmasked = 1;
1004                         desc->chip->unmask(irq);
1005                 }
1006
1007                 isr |= retrigger;
1008                 retrigger = 0;
1009                 if (!isr)
1010                         break;
1011
1012                 gpio_irq = bank->virtual_irq_start;
1013                 for (; isr != 0; isr >>= 1, gpio_irq++) {
1014                         if (!(isr & 1))
1015                                 continue;
1016
1017                         generic_handle_irq(gpio_irq);
1018                 }
1019         }
1020         /* if bank has any level sensitive GPIO pin interrupt
1021         configured, we must unmask the bank interrupt only after
1022         handler(s) are executed in order to avoid spurious bank
1023         interrupt */
1024         if (!unmasked)
1025                 desc->chip->unmask(irq);
1026
1027 }
1028
1029 static void gpio_irq_shutdown(unsigned int irq)
1030 {
1031         unsigned int gpio = irq - IH_GPIO_BASE;
1032         struct gpio_bank *bank = get_irq_chip_data(irq);
1033
1034         _reset_gpio(bank, gpio);
1035 }
1036
1037 static void gpio_ack_irq(unsigned int irq)
1038 {
1039         unsigned int gpio = irq - IH_GPIO_BASE;
1040         struct gpio_bank *bank = get_irq_chip_data(irq);
1041
1042         _clear_gpio_irqstatus(bank, gpio);
1043 }
1044
1045 static void gpio_mask_irq(unsigned int irq)
1046 {
1047         unsigned int gpio = irq - IH_GPIO_BASE;
1048         struct gpio_bank *bank = get_irq_chip_data(irq);
1049
1050         _set_gpio_irqenable(bank, gpio, 0);
1051 }
1052
1053 static void gpio_unmask_irq(unsigned int irq)
1054 {
1055         unsigned int gpio = irq - IH_GPIO_BASE;
1056         struct gpio_bank *bank = get_irq_chip_data(irq);
1057         unsigned int irq_mask = 1 << get_gpio_index(gpio);
1058
1059         /* For level-triggered GPIOs, the clearing must be done after
1060          * the HW source is cleared, thus after the handler has run */
1061         if (bank->level_mask & irq_mask) {
1062                 _set_gpio_irqenable(bank, gpio, 0);
1063                 _clear_gpio_irqstatus(bank, gpio);
1064         }
1065
1066         _set_gpio_irqenable(bank, gpio, 1);
1067 }
1068
1069 static struct irq_chip gpio_irq_chip = {
1070         .name           = "GPIO",
1071         .shutdown       = gpio_irq_shutdown,
1072         .ack            = gpio_ack_irq,
1073         .mask           = gpio_mask_irq,
1074         .unmask         = gpio_unmask_irq,
1075         .set_type       = gpio_irq_type,
1076         .set_wake       = gpio_wake_enable,
1077 };
1078
1079 /*---------------------------------------------------------------------*/
1080
1081 #ifdef CONFIG_ARCH_OMAP1
1082
1083 /* MPUIO uses the always-on 32k clock */
1084
1085 static void mpuio_ack_irq(unsigned int irq)
1086 {
1087         /* The ISR is reset automatically, so do nothing here. */
1088 }
1089
1090 static void mpuio_mask_irq(unsigned int irq)
1091 {
1092         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1093         struct gpio_bank *bank = get_irq_chip_data(irq);
1094
1095         _set_gpio_irqenable(bank, gpio, 0);
1096 }
1097
1098 static void mpuio_unmask_irq(unsigned int irq)
1099 {
1100         unsigned int gpio = OMAP_MPUIO(irq - IH_MPUIO_BASE);
1101         struct gpio_bank *bank = get_irq_chip_data(irq);
1102
1103         _set_gpio_irqenable(bank, gpio, 1);
1104 }
1105
1106 static struct irq_chip mpuio_irq_chip = {
1107         .name           = "MPUIO",
1108         .ack            = mpuio_ack_irq,
1109         .mask           = mpuio_mask_irq,
1110         .unmask         = mpuio_unmask_irq,
1111         .set_type       = gpio_irq_type,
1112 #ifdef CONFIG_ARCH_OMAP16XX
1113         /* REVISIT: assuming only 16xx supports MPUIO wake events */
1114         .set_wake       = gpio_wake_enable,
1115 #endif
1116 };
1117
1118
1119 #define bank_is_mpuio(bank)     ((bank)->method == METHOD_MPUIO)
1120
1121
1122 #ifdef CONFIG_ARCH_OMAP16XX
1123
1124 #include <linux/platform_device.h>
1125
1126 static int omap_mpuio_suspend_late(struct platform_device *pdev, pm_message_t mesg)
1127 {
1128         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1129         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1130         unsigned long           flags;
1131
1132         spin_lock_irqsave(&bank->lock, flags);
1133         bank->saved_wakeup = __raw_readl(mask_reg);
1134         __raw_writel(0xffff & ~bank->suspend_wakeup, mask_reg);
1135         spin_unlock_irqrestore(&bank->lock, flags);
1136
1137         return 0;
1138 }
1139
1140 static int omap_mpuio_resume_early(struct platform_device *pdev)
1141 {
1142         struct gpio_bank        *bank = platform_get_drvdata(pdev);
1143         void __iomem            *mask_reg = bank->base + OMAP_MPUIO_GPIO_MASKIT;
1144         unsigned long           flags;
1145
1146         spin_lock_irqsave(&bank->lock, flags);
1147         __raw_writel(bank->saved_wakeup, mask_reg);
1148         spin_unlock_irqrestore(&bank->lock, flags);
1149
1150         return 0;
1151 }
1152
1153 /* use platform_driver for this, now that there's no longer any
1154  * point to sys_device (other than not disturbing old code).
1155  */
1156 static struct platform_driver omap_mpuio_driver = {
1157         .suspend_late   = omap_mpuio_suspend_late,
1158         .resume_early   = omap_mpuio_resume_early,
1159         .driver         = {
1160                 .name   = "mpuio",
1161         },
1162 };
1163
1164 static struct platform_device omap_mpuio_device = {
1165         .name           = "mpuio",
1166         .id             = -1,
1167         .dev = {
1168                 .driver = &omap_mpuio_driver.driver,
1169         }
1170         /* could list the /proc/iomem resources */
1171 };
1172
1173 static inline void mpuio_init(void)
1174 {
1175         platform_set_drvdata(&omap_mpuio_device, &gpio_bank_1610[0]);
1176
1177         if (platform_driver_register(&omap_mpuio_driver) == 0)
1178                 (void) platform_device_register(&omap_mpuio_device);
1179 }
1180
1181 #else
1182 static inline void mpuio_init(void) {}
1183 #endif  /* 16xx */
1184
1185 #else
1186
1187 extern struct irq_chip mpuio_irq_chip;
1188
1189 #define bank_is_mpuio(bank)     0
1190 static inline void mpuio_init(void) {}
1191
1192 #endif
1193
1194 /*---------------------------------------------------------------------*/
1195
1196 /* REVISIT these are stupid implementations!  replace by ones that
1197  * don't switch on METHOD_* and which mostly avoid spinlocks
1198  */
1199
1200 static int gpio_input(struct gpio_chip *chip, unsigned offset)
1201 {
1202         struct gpio_bank *bank;
1203         unsigned long flags;
1204
1205         bank = container_of(chip, struct gpio_bank, chip);
1206         spin_lock_irqsave(&bank->lock, flags);
1207         _set_gpio_direction(bank, offset, 1);
1208         spin_unlock_irqrestore(&bank->lock, flags);
1209         return 0;
1210 }
1211
1212 static int gpio_get(struct gpio_chip *chip, unsigned offset)
1213 {
1214         return __omap_get_gpio_datain(chip->base + offset);
1215 }
1216
1217 static int gpio_output(struct gpio_chip *chip, unsigned offset, int value)
1218 {
1219         struct gpio_bank *bank;
1220         unsigned long flags;
1221
1222         bank = container_of(chip, struct gpio_bank, chip);
1223         spin_lock_irqsave(&bank->lock, flags);
1224         _set_gpio_dataout(bank, offset, value);
1225         _set_gpio_direction(bank, offset, 0);
1226         spin_unlock_irqrestore(&bank->lock, flags);
1227         return 0;
1228 }
1229
1230 static void gpio_set(struct gpio_chip *chip, unsigned offset, int value)
1231 {
1232         struct gpio_bank *bank;
1233         unsigned long flags;
1234
1235         bank = container_of(chip, struct gpio_bank, chip);
1236         spin_lock_irqsave(&bank->lock, flags);
1237         _set_gpio_dataout(bank, offset, value);
1238         spin_unlock_irqrestore(&bank->lock, flags);
1239 }
1240
1241 static int gpio_2irq(struct gpio_chip *chip, unsigned offset)
1242 {
1243         struct gpio_bank *bank;
1244
1245         bank = container_of(chip, struct gpio_bank, chip);
1246         return bank->virtual_irq_start + offset;
1247 }
1248
1249 /*---------------------------------------------------------------------*/
1250
1251 static int initialized;
1252 #if !defined(CONFIG_ARCH_OMAP3)
1253 static struct clk * gpio_ick;
1254 #endif
1255
1256 #if defined(CONFIG_ARCH_OMAP2)
1257 static struct clk * gpio_fck;
1258 #endif
1259
1260 #if defined(CONFIG_ARCH_OMAP2430)
1261 static struct clk * gpio5_ick;
1262 static struct clk * gpio5_fck;
1263 #endif
1264
1265 #if defined(CONFIG_ARCH_OMAP3)
1266 static struct clk *gpio_iclks[OMAP34XX_NR_GPIOS];
1267 #endif
1268
1269 /* This lock class tells lockdep that GPIO irqs are in a different
1270  * category than their parents, so it won't report false recursion.
1271  */
1272 static struct lock_class_key gpio_lock_class;
1273
1274 static int __init _omap_gpio_init(void)
1275 {
1276         int i;
1277         int gpio = 0;
1278         struct gpio_bank *bank;
1279         char clk_name[11];
1280
1281         initialized = 1;
1282
1283 #if defined(CONFIG_ARCH_OMAP1)
1284         if (cpu_is_omap15xx()) {
1285                 gpio_ick = clk_get(NULL, "arm_gpio_ck");
1286                 if (IS_ERR(gpio_ick))
1287                         printk("Could not get arm_gpio_ck\n");
1288                 else
1289                         clk_enable(gpio_ick);
1290         }
1291 #endif
1292 #if defined(CONFIG_ARCH_OMAP2)
1293         if (cpu_class_is_omap2()) {
1294                 gpio_ick = clk_get(NULL, "gpios_ick");
1295                 if (IS_ERR(gpio_ick))
1296                         printk("Could not get gpios_ick\n");
1297                 else
1298                         clk_enable(gpio_ick);
1299                 gpio_fck = clk_get(NULL, "gpios_fck");
1300                 if (IS_ERR(gpio_fck))
1301                         printk("Could not get gpios_fck\n");
1302                 else
1303                         clk_enable(gpio_fck);
1304
1305                 /*
1306                  * On 2430 & 3430 GPIO 5 uses CORE L4 ICLK
1307                  */
1308 #if defined(CONFIG_ARCH_OMAP2430)
1309                 if (cpu_is_omap2430()) {
1310                         gpio5_ick = clk_get(NULL, "gpio5_ick");
1311                         if (IS_ERR(gpio5_ick))
1312                                 printk("Could not get gpio5_ick\n");
1313                         else
1314                                 clk_enable(gpio5_ick);
1315                         gpio5_fck = clk_get(NULL, "gpio5_fck");
1316                         if (IS_ERR(gpio5_fck))
1317                                 printk("Could not get gpio5_fck\n");
1318                         else
1319                                 clk_enable(gpio5_fck);
1320                 }
1321 #endif
1322         }
1323 #endif
1324
1325 #if defined(CONFIG_ARCH_OMAP3)
1326         if (cpu_is_omap34xx()) {
1327                 for (i = 0; i < OMAP34XX_NR_GPIOS; i++) {
1328                         sprintf(clk_name, "gpio%d_ick", i + 1);
1329                         gpio_iclks[i] = clk_get(NULL, clk_name);
1330                         if (IS_ERR(gpio_iclks[i]))
1331                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1332                         else
1333                                 clk_enable(gpio_iclks[i]);
1334                 }
1335         }
1336 #endif
1337
1338
1339 #ifdef CONFIG_ARCH_OMAP15XX
1340         if (cpu_is_omap15xx()) {
1341                 printk(KERN_INFO "OMAP1510 GPIO hardware\n");
1342                 gpio_bank_count = 2;
1343                 gpio_bank = gpio_bank_1510;
1344         }
1345 #endif
1346 #if defined(CONFIG_ARCH_OMAP16XX)
1347         if (cpu_is_omap16xx()) {
1348                 u32 rev;
1349
1350                 gpio_bank_count = 5;
1351                 gpio_bank = gpio_bank_1610;
1352                 rev = __raw_readw(gpio_bank[1].base + OMAP1610_GPIO_REVISION);
1353                 printk(KERN_INFO "OMAP GPIO hardware version %d.%d\n",
1354                        (rev >> 4) & 0x0f, rev & 0x0f);
1355         }
1356 #endif
1357 #ifdef CONFIG_ARCH_OMAP730
1358         if (cpu_is_omap730()) {
1359                 printk(KERN_INFO "OMAP730 GPIO hardware\n");
1360                 gpio_bank_count = 7;
1361                 gpio_bank = gpio_bank_730;
1362         }
1363 #endif
1364
1365 #ifdef CONFIG_ARCH_OMAP24XX
1366         if (cpu_is_omap242x()) {
1367                 int rev;
1368
1369                 gpio_bank_count = 4;
1370                 gpio_bank = gpio_bank_242x;
1371                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1372                 printk(KERN_INFO "OMAP242x GPIO hardware version %d.%d\n",
1373                         (rev >> 4) & 0x0f, rev & 0x0f);
1374         }
1375         if (cpu_is_omap243x()) {
1376                 int rev;
1377
1378                 gpio_bank_count = 5;
1379                 gpio_bank = gpio_bank_243x;
1380                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1381                 printk(KERN_INFO "OMAP243x GPIO hardware version %d.%d\n",
1382                         (rev >> 4) & 0x0f, rev & 0x0f);
1383         }
1384 #endif
1385 #ifdef CONFIG_ARCH_OMAP34XX
1386         if (cpu_is_omap34xx()) {
1387                 int rev;
1388
1389                 gpio_bank_count = OMAP34XX_NR_GPIOS;
1390                 gpio_bank = gpio_bank_34xx;
1391                 rev = __raw_readl(gpio_bank[0].base + OMAP24XX_GPIO_REVISION);
1392                 printk(KERN_INFO "OMAP34xx GPIO hardware version %d.%d\n",
1393                         (rev >> 4) & 0x0f, rev & 0x0f);
1394         }
1395 #endif
1396         for (i = 0; i < gpio_bank_count; i++) {
1397                 int j, gpio_count = 16;
1398
1399                 bank = &gpio_bank[i];
1400                 spin_lock_init(&bank->lock);
1401                 if (bank_is_mpuio(bank))
1402                         __raw_writew(0xffff, bank->base + OMAP_MPUIO_GPIO_MASKIT);
1403                 if (cpu_is_omap15xx() && bank->method == METHOD_GPIO_1510) {
1404                         __raw_writew(0xffff, bank->base + OMAP1510_GPIO_INT_MASK);
1405                         __raw_writew(0x0000, bank->base + OMAP1510_GPIO_INT_STATUS);
1406                 }
1407                 if (cpu_is_omap16xx() && bank->method == METHOD_GPIO_1610) {
1408                         __raw_writew(0x0000, bank->base + OMAP1610_GPIO_IRQENABLE1);
1409                         __raw_writew(0xffff, bank->base + OMAP1610_GPIO_IRQSTATUS1);
1410                         __raw_writew(0x0014, bank->base + OMAP1610_GPIO_SYSCONFIG);
1411                 }
1412                 if (cpu_is_omap730() && bank->method == METHOD_GPIO_730) {
1413                         __raw_writel(0xffffffff, bank->base + OMAP730_GPIO_INT_MASK);
1414                         __raw_writel(0x00000000, bank->base + OMAP730_GPIO_INT_STATUS);
1415
1416                         gpio_count = 32; /* 730 has 32-bit GPIOs */
1417                 }
1418
1419 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1420                 if (bank->method == METHOD_GPIO_24XX) {
1421                         static const u32 non_wakeup_gpios[] = {
1422                                 0xe203ffc0, 0x08700040
1423                         };
1424
1425                         __raw_writel(0x00000000, bank->base + OMAP24XX_GPIO_IRQENABLE1);
1426                         __raw_writel(0xffffffff, bank->base + OMAP24XX_GPIO_IRQSTATUS1);
1427                         __raw_writew(0x0015, bank->base + OMAP24XX_GPIO_SYSCONFIG);
1428
1429                         /* Initialize interface clock ungated, module enabled */
1430                         __raw_writel(0, bank->base + OMAP24XX_GPIO_CTRL);
1431                         if (i < ARRAY_SIZE(non_wakeup_gpios))
1432                                 bank->non_wakeup_gpios = non_wakeup_gpios[i];
1433                         gpio_count = 32;
1434                 }
1435 #endif
1436
1437                 /* REVISIT eventually switch from OMAP-specific gpio structs
1438                  * over to the generic ones
1439                  */
1440                 bank->chip.request = omap_gpio_request;
1441                 bank->chip.free = omap_gpio_free;
1442                 bank->chip.direction_input = gpio_input;
1443                 bank->chip.get = gpio_get;
1444                 bank->chip.direction_output = gpio_output;
1445                 bank->chip.set = gpio_set;
1446                 bank->chip.to_irq = gpio_2irq;
1447                 if (bank_is_mpuio(bank)) {
1448                         bank->chip.label = "mpuio";
1449 #ifdef CONFIG_ARCH_OMAP16XX
1450                         bank->chip.dev = &omap_mpuio_device.dev;
1451 #endif
1452                         bank->chip.base = OMAP_MPUIO(0);
1453                 } else {
1454                         bank->chip.label = "gpio";
1455                         bank->chip.base = gpio;
1456                         gpio += gpio_count;
1457                 }
1458                 bank->chip.ngpio = gpio_count;
1459
1460                 gpiochip_add(&bank->chip);
1461
1462                 for (j = bank->virtual_irq_start;
1463                      j < bank->virtual_irq_start + gpio_count; j++) {
1464                         lockdep_set_class(&irq_desc[j].lock, &gpio_lock_class);
1465                         set_irq_chip_data(j, bank);
1466                         if (bank_is_mpuio(bank))
1467                                 set_irq_chip(j, &mpuio_irq_chip);
1468                         else
1469                                 set_irq_chip(j, &gpio_irq_chip);
1470                         set_irq_handler(j, handle_simple_irq);
1471                         set_irq_flags(j, IRQF_VALID);
1472                 }
1473                 set_irq_chained_handler(bank->irq, gpio_irq_handler);
1474                 set_irq_data(bank->irq, bank);
1475
1476                 if (cpu_is_omap34xx()) {
1477                         sprintf(clk_name, "gpio%d_dbck", i + 1);
1478                         bank->dbck = clk_get(NULL, clk_name);
1479                         if (IS_ERR(bank->dbck))
1480                                 printk(KERN_ERR "Could not get %s\n", clk_name);
1481                 }
1482         }
1483
1484         /* Enable system clock for GPIO module.
1485          * The CAM_CLK_CTRL *is* really the right place. */
1486         if (cpu_is_omap16xx())
1487                 omap_writel(omap_readl(ULPD_CAM_CLK_CTRL) | 0x04, ULPD_CAM_CLK_CTRL);
1488
1489         /* Enable autoidle for the OCP interface */
1490         if (cpu_is_omap24xx())
1491                 omap_writel(1 << 0, 0x48019010);
1492         if (cpu_is_omap34xx())
1493                 omap_writel(1 << 0, 0x48306814);
1494
1495         return 0;
1496 }
1497
1498 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1499 static int omap_gpio_suspend(struct sys_device *dev, pm_message_t mesg)
1500 {
1501         int i;
1502
1503         if (!cpu_class_is_omap2() && !cpu_is_omap16xx())
1504                 return 0;
1505
1506         for (i = 0; i < gpio_bank_count; i++) {
1507                 struct gpio_bank *bank = &gpio_bank[i];
1508                 void __iomem *wake_status;
1509                 void __iomem *wake_clear;
1510                 void __iomem *wake_set;
1511                 unsigned long flags;
1512
1513                 switch (bank->method) {
1514 #ifdef CONFIG_ARCH_OMAP16XX
1515                 case METHOD_GPIO_1610:
1516                         wake_status = bank->base + OMAP1610_GPIO_WAKEUPENABLE;
1517                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1518                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1519                         break;
1520 #endif
1521 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1522                 case METHOD_GPIO_24XX:
1523                         wake_status = bank->base + OMAP24XX_GPIO_SETWKUENA;
1524                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1525                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1526                         break;
1527 #endif
1528                 default:
1529                         continue;
1530                 }
1531
1532                 spin_lock_irqsave(&bank->lock, flags);
1533                 bank->saved_wakeup = __raw_readl(wake_status);
1534                 __raw_writel(0xffffffff, wake_clear);
1535                 __raw_writel(bank->suspend_wakeup, wake_set);
1536                 spin_unlock_irqrestore(&bank->lock, flags);
1537         }
1538
1539         return 0;
1540 }
1541
1542 static int omap_gpio_resume(struct sys_device *dev)
1543 {
1544         int i;
1545
1546         if (!cpu_is_omap24xx() && !cpu_is_omap16xx())
1547                 return 0;
1548
1549         for (i = 0; i < gpio_bank_count; i++) {
1550                 struct gpio_bank *bank = &gpio_bank[i];
1551                 void __iomem *wake_clear;
1552                 void __iomem *wake_set;
1553                 unsigned long flags;
1554
1555                 switch (bank->method) {
1556 #ifdef CONFIG_ARCH_OMAP16XX
1557                 case METHOD_GPIO_1610:
1558                         wake_clear = bank->base + OMAP1610_GPIO_CLEAR_WAKEUPENA;
1559                         wake_set = bank->base + OMAP1610_GPIO_SET_WAKEUPENA;
1560                         break;
1561 #endif
1562 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1563                 case METHOD_GPIO_24XX:
1564                         wake_clear = bank->base + OMAP24XX_GPIO_CLEARWKUENA;
1565                         wake_set = bank->base + OMAP24XX_GPIO_SETWKUENA;
1566                         break;
1567 #endif
1568                 default:
1569                         continue;
1570                 }
1571
1572                 spin_lock_irqsave(&bank->lock, flags);
1573                 __raw_writel(0xffffffff, wake_clear);
1574                 __raw_writel(bank->saved_wakeup, wake_set);
1575                 spin_unlock_irqrestore(&bank->lock, flags);
1576         }
1577
1578         return 0;
1579 }
1580
1581 static struct sysdev_class omap_gpio_sysclass = {
1582         .name           = "gpio",
1583         .suspend        = omap_gpio_suspend,
1584         .resume         = omap_gpio_resume,
1585 };
1586
1587 static struct sys_device omap_gpio_device = {
1588         .id             = 0,
1589         .cls            = &omap_gpio_sysclass,
1590 };
1591
1592 #endif
1593
1594 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1595
1596 static int workaround_enabled;
1597
1598 void omap2_gpio_prepare_for_retention(void)
1599 {
1600         int i, c = 0;
1601
1602         /* Remove triggering for all non-wakeup GPIOs.  Otherwise spurious
1603          * IRQs will be generated.  See OMAP2420 Errata item 1.101. */
1604         for (i = 0; i < gpio_bank_count; i++) {
1605                 struct gpio_bank *bank = &gpio_bank[i];
1606                 u32 l1, l2;
1607
1608                 if (!(bank->enabled_non_wakeup_gpios))
1609                         continue;
1610 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1611                 bank->saved_datain = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1612                 l1 = __raw_readl(bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1613                 l2 = __raw_readl(bank->base + OMAP24XX_GPIO_RISINGDETECT);
1614 #endif
1615                 bank->saved_fallingdetect = l1;
1616                 bank->saved_risingdetect = l2;
1617                 l1 &= ~bank->enabled_non_wakeup_gpios;
1618                 l2 &= ~bank->enabled_non_wakeup_gpios;
1619 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1620                 __raw_writel(l1, bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1621                 __raw_writel(l2, bank->base + OMAP24XX_GPIO_RISINGDETECT);
1622 #endif
1623                 c++;
1624         }
1625         if (!c) {
1626                 workaround_enabled = 0;
1627                 return;
1628         }
1629         workaround_enabled = 1;
1630 }
1631
1632 void omap2_gpio_resume_after_retention(void)
1633 {
1634         int i;
1635
1636         if (!workaround_enabled)
1637                 return;
1638         for (i = 0; i < gpio_bank_count; i++) {
1639                 struct gpio_bank *bank = &gpio_bank[i];
1640                 u32 l;
1641
1642                 if (!(bank->enabled_non_wakeup_gpios))
1643                         continue;
1644 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1645                 __raw_writel(bank->saved_fallingdetect,
1646                                  bank->base + OMAP24XX_GPIO_FALLINGDETECT);
1647                 __raw_writel(bank->saved_risingdetect,
1648                                  bank->base + OMAP24XX_GPIO_RISINGDETECT);
1649 #endif
1650                 /* Check if any of the non-wakeup interrupt GPIOs have changed
1651                  * state.  If so, generate an IRQ by software.  This is
1652                  * horribly racy, but it's the best we can do to work around
1653                  * this silicon bug. */
1654 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1655                 l = __raw_readl(bank->base + OMAP24XX_GPIO_DATAIN);
1656 #endif
1657                 l ^= bank->saved_datain;
1658                 l &= bank->non_wakeup_gpios;
1659                 if (l) {
1660                         u32 old0, old1;
1661 #if defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1662                         old0 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1663                         old1 = __raw_readl(bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1664                         __raw_writel(old0 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1665                         __raw_writel(old1 | l, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1666                         __raw_writel(old0, bank->base + OMAP24XX_GPIO_LEVELDETECT0);
1667                         __raw_writel(old1, bank->base + OMAP24XX_GPIO_LEVELDETECT1);
1668 #endif
1669                 }
1670         }
1671
1672 }
1673
1674 #endif
1675
1676 /*
1677  * This may get called early from board specific init
1678  * for boards that have interrupts routed via FPGA.
1679  */
1680 int __init omap_gpio_init(void)
1681 {
1682         if (!initialized)
1683                 return _omap_gpio_init();
1684         else
1685                 return 0;
1686 }
1687
1688 static int __init omap_gpio_sysinit(void)
1689 {
1690         int ret = 0;
1691
1692         if (!initialized)
1693                 ret = _omap_gpio_init();
1694
1695         mpuio_init();
1696
1697 #if defined(CONFIG_ARCH_OMAP16XX) || defined(CONFIG_ARCH_OMAP24XX) || defined(CONFIG_ARCH_OMAP34XX)
1698         if (cpu_is_omap16xx() || cpu_class_is_omap2()) {
1699                 if (ret == 0) {
1700                         ret = sysdev_class_register(&omap_gpio_sysclass);
1701                         if (ret == 0)
1702                                 ret = sysdev_register(&omap_gpio_device);
1703                 }
1704         }
1705 #endif
1706
1707         return ret;
1708 }
1709
1710 arch_initcall(omap_gpio_sysinit);
1711
1712
1713 #ifdef  CONFIG_DEBUG_FS
1714
1715 #include <linux/debugfs.h>
1716 #include <linux/seq_file.h>
1717
1718 static int gpio_is_input(struct gpio_bank *bank, int mask)
1719 {
1720         void __iomem *reg = bank->base;
1721
1722         switch (bank->method) {
1723         case METHOD_MPUIO:
1724                 reg += OMAP_MPUIO_IO_CNTL;
1725                 break;
1726         case METHOD_GPIO_1510:
1727                 reg += OMAP1510_GPIO_DIR_CONTROL;
1728                 break;
1729         case METHOD_GPIO_1610:
1730                 reg += OMAP1610_GPIO_DIRECTION;
1731                 break;
1732         case METHOD_GPIO_730:
1733                 reg += OMAP730_GPIO_DIR_CONTROL;
1734                 break;
1735         case METHOD_GPIO_24XX:
1736                 reg += OMAP24XX_GPIO_OE;
1737                 break;
1738         }
1739         return __raw_readl(reg) & mask;
1740 }
1741
1742
1743 static int dbg_gpio_show(struct seq_file *s, void *unused)
1744 {
1745         unsigned        i, j, gpio;
1746
1747         for (i = 0, gpio = 0; i < gpio_bank_count; i++) {
1748                 struct gpio_bank        *bank = gpio_bank + i;
1749                 unsigned                bankwidth = 16;
1750                 u32                     mask = 1;
1751
1752                 if (bank_is_mpuio(bank))
1753                         gpio = OMAP_MPUIO(0);
1754                 else if (cpu_class_is_omap2() || cpu_is_omap730())
1755                         bankwidth = 32;
1756
1757                 for (j = 0; j < bankwidth; j++, gpio++, mask <<= 1) {
1758                         unsigned        irq, value, is_in, irqstat;
1759                         const char      *label;
1760
1761                         label = gpiochip_is_requested(&bank->chip, j);
1762                         if (!label)
1763                                 continue;
1764
1765                         irq = bank->virtual_irq_start + j;
1766                         value = gpio_get_value(gpio);
1767                         is_in = gpio_is_input(bank, mask);
1768
1769                         if (bank_is_mpuio(bank))
1770                                 seq_printf(s, "MPUIO %2d ", j);
1771                         else
1772                                 seq_printf(s, "GPIO %3d ", gpio);
1773                         seq_printf(s, "(%10s): %s %s",
1774                                         label,
1775                                         is_in ? "in " : "out",
1776                                         value ? "hi"  : "lo");
1777
1778 /* FIXME for at least omap2, show pullup/pulldown state */
1779
1780                         irqstat = irq_desc[irq].status;
1781                         if (is_in && ((bank->suspend_wakeup & mask)
1782                                         || irqstat & IRQ_TYPE_SENSE_MASK)) {
1783                                 char    *trigger = NULL;
1784
1785                                 switch (irqstat & IRQ_TYPE_SENSE_MASK) {
1786                                 case IRQ_TYPE_EDGE_FALLING:
1787                                         trigger = "falling";
1788                                         break;
1789                                 case IRQ_TYPE_EDGE_RISING:
1790                                         trigger = "rising";
1791                                         break;
1792                                 case IRQ_TYPE_EDGE_BOTH:
1793                                         trigger = "bothedge";
1794                                         break;
1795                                 case IRQ_TYPE_LEVEL_LOW:
1796                                         trigger = "low";
1797                                         break;
1798                                 case IRQ_TYPE_LEVEL_HIGH:
1799                                         trigger = "high";
1800                                         break;
1801                                 case IRQ_TYPE_NONE:
1802                                         trigger = "(?)";
1803                                         break;
1804                                 }
1805                                 seq_printf(s, ", irq-%d %-8s%s",
1806                                                 irq, trigger,
1807                                                 (bank->suspend_wakeup & mask)
1808                                                         ? " wakeup" : "");
1809                         }
1810                         seq_printf(s, "\n");
1811                 }
1812
1813                 if (bank_is_mpuio(bank)) {
1814                         seq_printf(s, "\n");
1815                         gpio = 0;
1816                 }
1817         }
1818         return 0;
1819 }
1820
1821 static int dbg_gpio_open(struct inode *inode, struct file *file)
1822 {
1823         return single_open(file, dbg_gpio_show, &inode->i_private);
1824 }
1825
1826 static const struct file_operations debug_fops = {
1827         .open           = dbg_gpio_open,
1828         .read           = seq_read,
1829         .llseek         = seq_lseek,
1830         .release        = single_release,
1831 };
1832
1833 static int __init omap_gpio_debuginit(void)
1834 {
1835         (void) debugfs_create_file("omap_gpio", S_IRUGO,
1836                                         NULL, NULL, &debug_fops);
1837         return 0;
1838 }
1839 late_initcall(omap_gpio_debuginit);
1840 #endif