arch/arm/plat-omap/dsp/dsp_common.h

   1 /*
   2  * This file is part of OMAP DSP driver (DSP Gateway version 3.3.1)
   3  *
   4  * Copyright (C) 2002-2006 Nokia Corporation. All rights reserved.
   5  *
   6  * Contact: Toshihiro Kobayashi <toshihiro.kobayashi@nokia.com>
   7  *
   8  * This program is free software; you can redistribute it and/or
   9  * modify it under the terms of the GNU General Public License
  10  * version 2 as published by the Free Software Foundation.
  11  *
  12  * This program is distributed in the hope that it will be useful, but
  13  * WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  15  * General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU General Public License
  18  * along with this program; if not, write to the Free Software
  19  * Foundation, Inc., 51 Franklin St, Fifth Floor, Boston, MA
  20  * 02110-1301 USA
  21  *
  22  */
  23
  24 #ifndef DRIVER_DSP_COMMON_H
  25 #define DRIVER_DSP_COMMON_H
  26
  27 #include <linux/clk.h>
  28 #include <asm/arch/mmu.h>
  29 #include "hardware_dsp.h"
  30
  31 #include "../../mach-omap2/prm.h"
  32 #include "../../mach-omap2/prm_regbits_24xx.h"
  33 #include "../../mach-omap2/cm.h"
  34 #include "../../mach-omap2/cm_regbits_24xx.h"
  35
  36 #define DSPSPACE_SIZE   0x1000000
  37
  38 #define omap_set_bit_regw(b,r) \
  39         do { omap_writew(omap_readw(r) | (b), (r)); } while(0)
  40 #define omap_clr_bit_regw(b,r) \
  41         do { omap_writew(omap_readw(r) & ~(b), (r)); } while(0)
  42 #define omap_set_bit_regl(b,r) \
  43         do { omap_writel(omap_readl(r) | (b), (r)); } while(0)
  44 #define omap_clr_bit_regl(b,r) \
  45         do { omap_writel(omap_readl(r) & ~(b), (r)); } while(0)
  46 #define omap_set_bits_regl(val,mask,r) \
  47         do { omap_writel((omap_readl(r) & ~(mask)) | (val), (r)); } while(0)
  48
  49 #define dspword_to_virt(dw)     ((void *)(dspmem_base + ((dw) << 1)))
  50 #define dspbyte_to_virt(db)     ((void *)(dspmem_base + (db)))
  51 #define virt_to_dspword(va) \
  52         ((dsp_long_t)(((unsigned long)(va) - dspmem_base) >> 1))
  53 #define virt_to_dspbyte(va) \
  54         ((dsp_long_t)((unsigned long)(va) - dspmem_base))
  55 #define is_dsp_internal_mem(va) \
  56         (((unsigned long)(va) >= dspmem_base) &&  \
  57          ((unsigned long)(va) < dspmem_base + dspmem_size))
  58 #define is_dspbyte_internal_mem(db)     ((db) < dspmem_size)
  59 #define is_dspword_internal_mem(dw)     (((dw) << 1) < dspmem_size)
  60
  61 #ifdef CONFIG_ARCH_OMAP1
  62 /*
  63  * MPUI byteswap/wordswap on/off
  64  *   default setting: wordswap = all, byteswap = APIMEM only
  65  */
  66 #define mpui_wordswap_on() \
  67         omap_set_bits_regl(MPUI_CTRL_WORDSWAP_ALL, MPUI_CTRL_WORDSWAP_MASK, \
  68                            MPUI_CTRL)
  69
  70 #define mpui_wordswap_off() \
  71         omap_set_bits_regl(MPUI_CTRL_WORDSWAP_NONE, MPUI_CTRL_WORDSWAP_MASK, \
  72                            MPUI_CTRL)
  73
  74 #define mpui_byteswap_on() \
  75         omap_set_bits_regl(MPUI_CTRL_BYTESWAP_API, MPUI_CTRL_BYTESWAP_MASK, \
  76                            MPUI_CTRL)
  77
  78 #define mpui_byteswap_off() \
  79         omap_set_bits_regl(MPUI_CTRL_BYTESWAP_NONE, MPUI_CTRL_BYTESWAP_MASK, \
  80                            MPUI_CTRL)
  81
  82 /*
  83  * TC wordswap on / off
  84  */
  85 #define tc_wordswap() \
  86         do { \
  87                 omap_writel(TC_ENDIANISM_SWAP_WORD | TC_ENDIANISM_EN, \
  88                             TC_ENDIANISM); \
  89         } while(0)
  90
  91 #define tc_noswap()     omap_clr_bit_regl(TC_ENDIANISM_EN, TC_ENDIANISM)
  92
  93 /*
  94  * enable priority registers, EMIF, MPUI control logic
  95  */
  96 #define __dsp_enable()  omap_set_bit_regw(ARM_RSTCT1_DSP_RST, ARM_RSTCT1)
  97 #define __dsp_disable() omap_clr_bit_regw(ARM_RSTCT1_DSP_RST, ARM_RSTCT1)
  98 #define __dsp_run()     omap_set_bit_regw(ARM_RSTCT1_DSP_EN, ARM_RSTCT1)
  99 #define __dsp_reset()   omap_clr_bit_regw(ARM_RSTCT1_DSP_EN, ARM_RSTCT1)
 100 #endif /* CONFIG_ARCH_OMAP1 */
 101
 102 #ifdef CONFIG_ARCH_OMAP2
 103 /*
 104  * PRCM / IPI control logic
 105  *
 106  * REVISIT: these macros should probably be static inline functions
 107  */
 108 #define __dsp_core_enable() \
 109         do { prm_write_mod_reg(prm_read_mod_reg(OMAP24XX_DSP_MOD, RM_RSTCTRL) \
 110              & ~OMAP24XX_RST1_DSP, OMAP24XX_DSP_MOD, RM_RSTCTRL); } while (0)
 111 #define __dsp_core_disable() \
 112         do { prm_write_mod_reg(prm_read_mod_reg(OMAP24XX_DSP_MOD, RM_RSTCTRL) \
 113              | OMAP24XX_RST1_DSP, OMAP24XX_DSP_MOD, RM_RSTCTRL); } while (0)
 114 #define __dsp_per_enable() \
 115         do { prm_write_mod_reg(prm_read_mod_reg(OMAP24XX_DSP_MOD, RM_RSTCTRL) \
 116              & ~OMAP24XX_RST2_DSP, OMAP24XX_DSP_MOD, RM_RSTCTRL); } while (0)
 117 #define __dsp_per_disable() \
 118         do { prm_write_mod_reg(prm_read_mod_reg(OMAP24XX_DSP_MOD, RM_RSTCTRL) \
 119              | OMAP24XX_RST2_DSP, OMAP24XX_DSP_MOD, RM_RSTCTRL); } while (0)
 120 #endif /* CONFIG_ARCH_OMAP2 */
 121
 122 typedef u32 dsp_long_t; /* must have ability to carry TADD_ABORTADR */
 123
 124 #if defined(CONFIG_ARCH_OMAP1)
 125 extern struct clk *dsp_ck_handle;
 126 extern struct clk *api_ck_handle;
 127 #elif defined(CONFIG_ARCH_OMAP2)
 128 extern struct clk *dsp_fck_handle;
 129 extern struct clk *dsp_ick_handle;
 130 #endif
 131 extern dsp_long_t dspmem_base, dspmem_size,
 132                   daram_base, daram_size,
 133                   saram_base, saram_size;
 134
 135 enum cpustat_e {
 136         CPUSTAT_RESET = 0,
 137 #ifdef CONFIG_ARCH_OMAP1
 138         CPUSTAT_GBL_IDLE,
 139         CPUSTAT_CPU_IDLE,
 140 #endif
 141         CPUSTAT_RUN,
 142         CPUSTAT_MAX
 143 };
 144
 145 int dsp_set_rstvect(dsp_long_t adr);
 146 dsp_long_t dsp_get_rstvect(void);
 147 void dsp_set_idle_boot_base(dsp_long_t adr, size_t size);
 148 void dsp_reset_idle_boot_base(void);
 149 void dsp_cpustat_request(enum cpustat_e req);
 150 enum cpustat_e dsp_cpustat_get_stat(void);
 151 u16 dsp_cpustat_get_icrmask(void);
 152 void dsp_cpustat_set_icrmask(u16 mask);
 153 void dsp_register_mem_cb(int (*req_cb)(void), void (*rel_cb)(void));
 154 void dsp_unregister_mem_cb(void);
 155
 156 #if defined(CONFIG_ARCH_OMAP1)
 157 static inline void dsp_clk_enable(void) {}
 158 static inline void dsp_clk_disable(void) {}
 159 #elif defined(CONFIG_ARCH_OMAP2)
 160 static inline void dsp_clk_enable(void)
 161 {
 162         u32 r;
 163
 164         /*XXX should be handled in mach-omap[1,2] XXX*/
 165         prm_write_mod_reg(OMAP24XX_FORCESTATE | (1 << OMAP_POWERSTATE_SHIFT),
 166                           OMAP24XX_DSP_MOD, PM_PWSTCTRL);
 167
 168         r = cm_read_mod_reg(OMAP24XX_DSP_MOD, CM_AUTOIDLE);
 169         r |= OMAP2420_AUTO_DSP_IPI;
 170         cm_write_mod_reg(r, OMAP24XX_DSP_MOD, CM_AUTOIDLE);
 171
 172         r = cm_read_mod_reg(OMAP24XX_DSP_MOD, CM_CLKSTCTRL);
 173         r |= OMAP24XX_AUTOSTATE_DSP;
 174         cm_write_mod_reg(r, OMAP24XX_DSP_MOD, CM_CLKSTCTRL);
 175
 176         clk_enable(dsp_fck_handle);
 177         clk_enable(dsp_ick_handle);
 178         __dsp_per_enable();
 179 }
 180 static inline void dsp_clk_disable(void)
 181 {
 182         __dsp_per_disable();
 183         clk_disable(dsp_ick_handle);
 184         clk_disable(dsp_fck_handle);
 185
 186         prm_write_mod_reg(OMAP24XX_FORCESTATE | (3 << OMAP_POWERSTATE_SHIFT),
 187                           OMAP24XX_DSP_MOD, PM_PWSTCTRL);
 188 }
 189 #endif
 190
 191 struct dsp_kfunc_device {
 192         char            *name;
 193         struct clk      *fck;
 194         struct clk      *ick;;
 195         spinlock_t       lock;
 196         int              enabled;
 197         int              type;
 198 #define DSP_KFUNC_DEV_TYPE_COMMON       1
 199 #define DSP_KFUNC_DEV_TYPE_AUDIO        2
 200
 201         struct list_head        entry;
 202
 203         int     (*probe)(struct dsp_kfunc_device *, int);
 204         int     (*remove)(struct dsp_kfunc_device *, int);
 205         int     (*enable)(struct dsp_kfunc_device *, int);
 206         int     (*disable)(struct dsp_kfunc_device *, int);
 207 };
 208
 209 extern int dsp_kfunc_device_register(struct dsp_kfunc_device *);
 210
 211 struct dsp_platform_data {
 212         struct list_head kdev_list;
 213 };
 214
 215 struct omap_dsp {
 216         struct mutex            lock;
 217         int                     enabled;        /* stored peripheral status */
 218         struct omap_mmu         *mmu;
 219         struct omap_mbox        *mbox;
 220         struct device           *dev;
 221         struct list_head        *kdev_list;
 222         int                     initialized;
 223 };
 224
 225 #if defined(CONFIG_ARCH_OMAP1)
 226 #define command_dvfs_stop(m) (0)
 227 #define command_dvfs_start(m) (0)
 228 #elif defined(CONFIG_ARCH_OMAP2)
 229 #define command_dvfs_stop(m) \
 230         (((m)->cmd_l == KFUNC_POWER) && ((m)->data == DVFS_STOP))
 231 #define command_dvfs_start(m) \
 232         (((m)->cmd_l == KFUNC_POWER) && ((m)->data == DVFS_START))
 233 #endif
 234
 235 extern struct omap_dsp *omap_dsp;
 236
 237 extern int dsp_late_init(void);
 238
 239 #endif /* DRIVER_DSP_COMMON_H */