arch/arm/mm/mmu.c

   1 /*
   2  *  linux/arch/arm/mm/mmu.c
   3  *
   4  *  Copyright (C) 1995-2005 Russell King
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License version 2 as
   8  * published by the Free Software Foundation.
   9  */
  10 #include <linux/module.h>
  11 #include <linux/kernel.h>
  12 #include <linux/errno.h>
  13 #include <linux/init.h>
  14 #include <linux/bootmem.h>
  15 #include <linux/mman.h>
  16 #include <linux/nodemask.h>
  17
  18 #include <asm/cputype.h>
  19 #include <asm/mach-types.h>
  20 #include <asm/setup.h>
  21 #include <asm/sizes.h>
  22 #include <asm/tlb.h>
  23
  24 #include <asm/mach/arch.h>
  25 #include <asm/mach/map.h>
  26
  27 #include "mm.h"
  28
  29 DEFINE_PER_CPU(struct mmu_gather, mmu_gathers);
  30
  31 /*
  32  * empty_zero_page is a special page that is used for
  33  * zero-initialized data and COW.
  34  */
  35 struct page *empty_zero_page;
  36 EXPORT_SYMBOL(empty_zero_page);
  37
  38 /*
  39  * The pmd table for the upper-most set of pages.
  40  */
  41 pmd_t *top_pmd;
  42
  43 #define CPOLICY_UNCACHED        0
  44 #define CPOLICY_BUFFERED        1
  45 #define CPOLICY_WRITETHROUGH    2
  46 #define CPOLICY_WRITEBACK       3
  47 #define CPOLICY_WRITEALLOC      4
  48
  49 static unsigned int cachepolicy __initdata = CPOLICY_WRITEBACK;
  50 static unsigned int ecc_mask __initdata = 0;
  51 pgprot_t pgprot_user;
  52 pgprot_t pgprot_kernel;
  53
  54 EXPORT_SYMBOL(pgprot_user);
  55 EXPORT_SYMBOL(pgprot_kernel);
  56
  57 struct cachepolicy {
  58         const char      policy[16];
  59         unsigned int    cr_mask;
  60         unsigned int    pmd;
  61         unsigned int    pte;
  62 };
  63
  64 static struct cachepolicy cache_policies[] __initdata = {
  65         {
  66                 .policy         = "uncached",
  67                 .cr_mask        = CR_W|CR_C,
  68                 .pmd            = PMD_SECT_UNCACHED,
  69                 .pte            = L_PTE_MT_UNCACHED,
  70         }, {
  71                 .policy         = "buffered",
  72                 .cr_mask        = CR_C,
  73                 .pmd            = PMD_SECT_BUFFERED,
  74                 .pte            = L_PTE_MT_BUFFERABLE,
  75         }, {
  76                 .policy         = "writethrough",
  77                 .cr_mask        = 0,
  78                 .pmd            = PMD_SECT_WT,
  79                 .pte            = L_PTE_MT_WRITETHROUGH,
  80         }, {
  81                 .policy         = "writeback",
  82                 .cr_mask        = 0,
  83                 .pmd            = PMD_SECT_WB,
  84                 .pte            = L_PTE_MT_WRITEBACK,
  85         }, {
  86                 .policy         = "writealloc",
  87                 .cr_mask        = 0,
  88                 .pmd            = PMD_SECT_WBWA,
  89                 .pte            = L_PTE_MT_WRITEALLOC,
  90         }
  91 };
  92
  93 /*
  94  * These are useful for identifying cache coherency
  95  * problems by allowing the cache or the cache and
  96  * writebuffer to be turned off.  (Note: the write
  97  * buffer should not be on and the cache off).
  98  */
  99 static void __init early_cachepolicy(char **p)
 100 {
 101         int i;
 102
 103         for (i = 0; i < ARRAY_SIZE(cache_policies); i++) {
 104                 int len = strlen(cache_policies[i].policy);
 105
 106                 if (memcmp(*p, cache_policies[i].policy, len) == 0) {
 107                         cachepolicy = i;
 108                         cr_alignment &= ~cache_policies[i].cr_mask;
 109                         cr_no_alignment &= ~cache_policies[i].cr_mask;
 110                         *p += len;
 111                         break;
 112                 }
 113         }
 114         if (i == ARRAY_SIZE(cache_policies))
 115                 printk(KERN_ERR "ERROR: unknown or unsupported cache policy\n");
 116         if (cpu_architecture() >= CPU_ARCH_ARMv6) {
 117                 printk(KERN_WARNING "Only cachepolicy=writeback supported on ARMv6 and later\n");
 118                 cachepolicy = CPOLICY_WRITEBACK;
 119         }
 120         flush_cache_all();
 121         set_cr(cr_alignment);
 122 }
 123 __early_param("cachepolicy=", early_cachepolicy);
 124
 125 static void __init early_nocache(char **__unused)
 126 {
 127         char *p = "buffered";
 128         printk(KERN_WARNING "nocache is deprecated; use cachepolicy=%s\n", p);
 129         early_cachepolicy(&p);
 130 }
 131 __early_param("nocache", early_nocache);
 132
 133 static void __init early_nowrite(char **__unused)
 134 {
 135         char *p = "uncached";
 136         printk(KERN_WARNING "nowb is deprecated; use cachepolicy=%s\n", p);
 137         early_cachepolicy(&p);
 138 }
 139 __early_param("nowb", early_nowrite);
 140
 141 static void __init early_ecc(char **p)
 142 {
 143         if (memcmp(*p, "on", 2) == 0) {
 144                 ecc_mask = PMD_PROTECTION;
 145                 *p += 2;
 146         } else if (memcmp(*p, "off", 3) == 0) {
 147                 ecc_mask = 0;
 148                 *p += 3;
 149         }
 150 }
 151 __early_param("ecc=", early_ecc);
 152
 153 static int __init noalign_setup(char *__unused)
 154 {
 155         cr_alignment &= ~CR_A;
 156         cr_no_alignment &= ~CR_A;
 157         set_cr(cr_alignment);
 158         return 1;
 159 }
 160 __setup("noalign", noalign_setup);
 161
 162 #ifndef CONFIG_SMP
 163 void adjust_cr(unsigned long mask, unsigned long set)
 164 {
 165         unsigned long flags;
 166
 167         mask &= ~CR_A;
 168
 169         set &= mask;
 170
 171         local_irq_save(flags);
 172
 173         cr_no_alignment = (cr_no_alignment & ~mask) | set;
 174         cr_alignment = (cr_alignment & ~mask) | set;
 175
 176         set_cr((get_cr() & ~mask) | set);
 177
 178         local_irq_restore(flags);
 179 }
 180 #endif
 181
 182 #define PROT_PTE_DEVICE         L_PTE_PRESENT|L_PTE_YOUNG|L_PTE_DIRTY|L_PTE_WRITE
 183 #define PROT_SECT_DEVICE        PMD_TYPE_SECT|PMD_SECT_AP_WRITE
 184
 185 static struct mem_type mem_types[] = {
 186         [MT_DEVICE] = {           /* Strongly ordered / ARMv6 shared device */
 187                 .prot_pte       = PROT_PTE_DEVICE | L_PTE_MT_DEV_SHARED |
 188                                   L_PTE_SHARED,
 189                 .prot_l1        = PMD_TYPE_TABLE,
 190                 .prot_sect      = PROT_SECT_DEVICE | PMD_SECT_S,
 191                 .domain         = DOMAIN_IO,
 192         },
 193         [MT_DEVICE_NONSHARED] = { /* ARMv6 non-shared device */
 194                 .prot_pte       = PROT_PTE_DEVICE | L_PTE_MT_DEV_NONSHARED,
 195                 .prot_l1        = PMD_TYPE_TABLE,
 196                 .prot_sect      = PROT_SECT_DEVICE,
 197                 .domain         = DOMAIN_IO,
 198         },
 199         [MT_DEVICE_CACHED] = {    /* ioremap_cached */
 200                 .prot_pte       = PROT_PTE_DEVICE | L_PTE_MT_DEV_CACHED,
 201                 .prot_l1        = PMD_TYPE_TABLE,
 202                 .prot_sect      = PROT_SECT_DEVICE | PMD_SECT_WB,
 203                 .domain         = DOMAIN_IO,
 204         },
 205         [MT_DEVICE_WC] = {      /* ioremap_wc */
 206                 .prot_pte       = PROT_PTE_DEVICE | L_PTE_MT_DEV_WC,
 207                 .prot_l1        = PMD_TYPE_TABLE,
 208                 .prot_sect      = PROT_SECT_DEVICE,
 209                 .domain         = DOMAIN_IO,
 210         },
 211         [MT_CACHECLEAN] = {
 212                 .prot_sect = PMD_TYPE_SECT | PMD_SECT_XN,
 213                 .domain    = DOMAIN_KERNEL,
 214         },
 215         [MT_MINICLEAN] = {
 216                 .prot_sect = PMD_TYPE_SECT | PMD_SECT_XN | PMD_SECT_MINICACHE,
 217                 .domain    = DOMAIN_KERNEL,
 218         },
 219         [MT_LOW_VECTORS] = {
 220                 .prot_pte  = L_PTE_PRESENT | L_PTE_YOUNG | L_PTE_DIRTY |
 221                                 L_PTE_EXEC,
 222                 .prot_l1   = PMD_TYPE_TABLE,
 223                 .domain    = DOMAIN_USER,
 224         },
 225         [MT_HIGH_VECTORS] = {
 226                 .prot_pte  = L_PTE_PRESENT | L_PTE_YOUNG | L_PTE_DIRTY |
 227                                 L_PTE_USER | L_PTE_EXEC,
 228                 .prot_l1   = PMD_TYPE_TABLE,
 229                 .domain    = DOMAIN_USER,
 230         },
 231         [MT_MEMORY] = {
 232                 .prot_sect = PMD_TYPE_SECT | PMD_SECT_AP_WRITE,
 233                 .domain    = DOMAIN_KERNEL,
 234         },
 235         [MT_ROM] = {
 236                 .prot_sect = PMD_TYPE_SECT,
 237                 .domain    = DOMAIN_KERNEL,
 238         },
 239         [MT_MEMORY_SO] = {
 240                 .prot_sect = PMD_TYPE_SECT | PMD_SECT_AP_WRITE | PMD_SECT_UNCACHED,
 241                 .domain    = DOMAIN_KERNEL,
 242         },
 243 };
 244
 245 const struct mem_type *get_mem_type(unsigned int type)
 246 {
 247         return type < ARRAY_SIZE(mem_types) ? &mem_types[type] : NULL;
 248 }
 249
 250 /*
 251  * Adjust the PMD section entries according to the CPU in use.
 252  */
 253 static void __init build_mem_type_table(void)
 254 {
 255         struct cachepolicy *cp;
 256         unsigned int cr = get_cr();
 257         unsigned int user_pgprot, kern_pgprot, vecs_pgprot;
 258         int cpu_arch = cpu_architecture();
 259         int i;
 260
 261         if (cpu_arch < CPU_ARCH_ARMv6) {
 262 #if defined(CONFIG_CPU_DCACHE_DISABLE)
 263                 if (cachepolicy > CPOLICY_BUFFERED)
 264                         cachepolicy = CPOLICY_BUFFERED;
 265 #elif defined(CONFIG_CPU_DCACHE_WRITETHROUGH)
 266                 if (cachepolicy > CPOLICY_WRITETHROUGH)
 267                         cachepolicy = CPOLICY_WRITETHROUGH;
 268 #endif
 269         }
 270         if (cpu_arch < CPU_ARCH_ARMv5) {
 271                 if (cachepolicy >= CPOLICY_WRITEALLOC)
 272                         cachepolicy = CPOLICY_WRITEBACK;
 273                 ecc_mask = 0;
 274         }
 275 #ifdef CONFIG_SMP
 276         cachepolicy = CPOLICY_WRITEALLOC;
 277 #endif
 278
 279         /*
 280          * Strip out features not present on earlier architectures.
 281          * Pre-ARMv5 CPUs don't have TEX bits.  Pre-ARMv6 CPUs or those
 282          * without extended page tables don't have the 'Shared' bit.
 283          */
 284         if (cpu_arch < CPU_ARCH_ARMv5)
 285                 for (i = 0; i < ARRAY_SIZE(mem_types); i++)
 286                         mem_types[i].prot_sect &= ~PMD_SECT_TEX(7);
 287         if ((cpu_arch < CPU_ARCH_ARMv6 || !(cr & CR_XP)) && !cpu_is_xsc3())
 288                 for (i = 0; i < ARRAY_SIZE(mem_types); i++)
 289                         mem_types[i].prot_sect &= ~PMD_SECT_S;
 290
 291         /*
 292          * ARMv5 and lower, bit 4 must be set for page tables (was: cache
 293          * "update-able on write" bit on ARM610).  However, Xscale and
 294          * Xscale3 require this bit to be cleared.
 295          */
 296         if (cpu_is_xscale() || cpu_is_xsc3()) {
 297                 for (i = 0; i < ARRAY_SIZE(mem_types); i++) {
 298                         mem_types[i].prot_sect &= ~PMD_BIT4;
 299                         mem_types[i].prot_l1 &= ~PMD_BIT4;
 300                 }
 301         } else if (cpu_arch < CPU_ARCH_ARMv6) {
 302                 for (i = 0; i < ARRAY_SIZE(mem_types); i++) {
 303                         if (mem_types[i].prot_l1)
 304                                 mem_types[i].prot_l1 |= PMD_BIT4;
 305                         if (mem_types[i].prot_sect)
 306                                 mem_types[i].prot_sect |= PMD_BIT4;
 307                 }
 308         }
 309
 310         /*
 311          * Mark the device areas according to the CPU/architecture.
 312          */
 313         if (cpu_is_xsc3() || (cpu_arch >= CPU_ARCH_ARMv6 && (cr & CR_XP))) {
 314                 if (!cpu_is_xsc3()) {
 315                         /*
 316                          * Mark device regions on ARMv6+ as execute-never
 317                          * to prevent speculative instruction fetches.
 318                          */
 319                         mem_types[MT_DEVICE].prot_sect |= PMD_SECT_XN;
 320                         mem_types[MT_DEVICE_NONSHARED].prot_sect |= PMD_SECT_XN;
 321                         mem_types[MT_DEVICE_CACHED].prot_sect |= PMD_SECT_XN;
 322                         mem_types[MT_DEVICE_WC].prot_sect |= PMD_SECT_XN;
 323                 }
 324                 if (cpu_arch >= CPU_ARCH_ARMv7 && (cr & CR_TRE)) {
 325                         /*
 326                          * For ARMv7 with TEX remapping,
 327                          * - shared device is SXCB=1100
 328                          * - nonshared device is SXCB=0100
 329                          * - write combine device mem is SXCB=0001
 330                          * (Uncached Normal memory)
 331                          */
 332                         mem_types[MT_DEVICE].prot_sect |= PMD_SECT_TEX(1);
 333                         mem_types[MT_DEVICE_NONSHARED].prot_sect |= PMD_SECT_TEX(1);
 334                         mem_types[MT_DEVICE_WC].prot_sect |= PMD_SECT_BUFFERABLE;
 335                 } else if (cpu_is_xsc3()) {
 336                         /*
 337                          * For Xscale3,
 338                          * - shared device is TEXCB=00101
 339                          * - nonshared device is TEXCB=01000
 340                          * - write combine device mem is TEXCB=00100
 341                          * (Inner/Outer Uncacheable in xsc3 parlance)
 342                          */
 343                         mem_types[MT_DEVICE].prot_sect |= PMD_SECT_TEX(1) | PMD_SECT_BUFFERED;
 344                         mem_types[MT_DEVICE_NONSHARED].prot_sect |= PMD_SECT_TEX(2);
 345                         mem_types[MT_DEVICE_WC].prot_sect |= PMD_SECT_TEX(1);
 346                 } else {
 347                         /*
 348                          * For ARMv6 and ARMv7 without TEX remapping,
 349                          * - shared device is TEXCB=00001
 350                          * - nonshared device is TEXCB=01000
 351                          * - write combine device mem is TEXCB=00100
 352                          * (Uncached Normal in ARMv6 parlance).
 353                          */
 354                         mem_types[MT_DEVICE].prot_sect |= PMD_SECT_BUFFERED;
 355                         mem_types[MT_DEVICE_NONSHARED].prot_sect |= PMD_SECT_TEX(2);
 356                         mem_types[MT_DEVICE_WC].prot_sect |= PMD_SECT_TEX(1);
 357                 }
 358         } else {
 359                 /*
 360                  * On others, write combining is "Uncached/Buffered"
 361                  */
 362                 mem_types[MT_DEVICE_WC].prot_sect |= PMD_SECT_BUFFERABLE;
 363         }
 364
 365         /*
 366          * Now deal with the memory-type mappings
 367          */
 368         cp = &cache_policies[cachepolicy];
 369         vecs_pgprot = kern_pgprot = user_pgprot = cp->pte;
 370
 371 #ifndef CONFIG_SMP
 372         /*
 373          * Only use write-through for non-SMP systems
 374          */
 375         if (cpu_arch >= CPU_ARCH_ARMv5 && cachepolicy > CPOLICY_WRITETHROUGH)
 376                 vecs_pgprot = cache_policies[CPOLICY_WRITETHROUGH].pte;
 377 #endif
 378
 379         /*
 380          * Enable CPU-specific coherency if supported.
 381          * (Only available on XSC3 at the moment.)
 382          */
 383         if (arch_is_coherent() && cpu_is_xsc3())
 384                 mem_types[MT_MEMORY].prot_sect |= PMD_SECT_S;
 385
 386         /*
 387          * ARMv6 and above have extended page tables.
 388          */
 389         if (cpu_arch >= CPU_ARCH_ARMv6 && (cr & CR_XP)) {
 390                 /*
 391                  * Mark cache clean areas and XIP ROM read only
 392                  * from SVC mode and no access from userspace.
 393                  */
 394                 mem_types[MT_ROM].prot_sect |= PMD_SECT_APX|PMD_SECT_AP_WRITE;
 395                 mem_types[MT_MINICLEAN].prot_sect |= PMD_SECT_APX|PMD_SECT_AP_WRITE;
 396                 mem_types[MT_CACHECLEAN].prot_sect |= PMD_SECT_APX|PMD_SECT_AP_WRITE;
 397
 398 #ifdef CONFIG_SMP
 399                 /*
 400                  * Mark memory with the "shared" attribute for SMP systems
 401                  */
 402                 user_pgprot |= L_PTE_SHARED;
 403                 kern_pgprot |= L_PTE_SHARED;
 404                 vecs_pgprot |= L_PTE_SHARED;
 405                 mem_types[MT_MEMORY].prot_sect |= PMD_SECT_S;
 406 #endif
 407         }
 408
 409         for (i = 0; i < 16; i++) {
 410                 unsigned long v = pgprot_val(protection_map[i]);
 411                 protection_map[i] = __pgprot(v | user_pgprot);
 412         }
 413
 414         mem_types[MT_LOW_VECTORS].prot_pte |= vecs_pgprot;
 415         mem_types[MT_HIGH_VECTORS].prot_pte |= vecs_pgprot;
 416
 417         pgprot_user   = __pgprot(L_PTE_PRESENT | L_PTE_YOUNG | user_pgprot);
 418         pgprot_kernel = __pgprot(L_PTE_PRESENT | L_PTE_YOUNG |
 419                                  L_PTE_DIRTY | L_PTE_WRITE |
 420                                  L_PTE_EXEC | kern_pgprot);
 421
 422         mem_types[MT_LOW_VECTORS].prot_l1 |= ecc_mask;
 423         mem_types[MT_HIGH_VECTORS].prot_l1 |= ecc_mask;
 424         mem_types[MT_MEMORY].prot_sect |= ecc_mask | cp->pmd;
 425         mem_types[MT_ROM].prot_sect |= cp->pmd;
 426
 427         switch (cp->pmd) {
 428         case PMD_SECT_WT:
 429                 mem_types[MT_CACHECLEAN].prot_sect |= PMD_SECT_WT;
 430                 break;
 431         case PMD_SECT_WB:
 432         case PMD_SECT_WBWA:
 433                 mem_types[MT_CACHECLEAN].prot_sect |= PMD_SECT_WB;
 434                 break;
 435         }
 436         printk("Memory policy: ECC %sabled, Data cache %s\n",
 437                 ecc_mask ? "en" : "dis", cp->policy);
 438
 439         for (i = 0; i < ARRAY_SIZE(mem_types); i++) {
 440                 struct mem_type *t = &mem_types[i];
 441                 if (t->prot_l1)
 442                         t->prot_l1 |= PMD_DOMAIN(t->domain);
 443                 if (t->prot_sect)
 444                         t->prot_sect |= PMD_DOMAIN(t->domain);
 445         }
 446 }
 447
 448 #define vectors_base()  (vectors_high() ? 0xffff0000 : 0)
 449
 450 static void __init alloc_init_pte(pmd_t *pmd, unsigned long addr,
 451                                   unsigned long end, unsigned long pfn,
 452                                   const struct mem_type *type)
 453 {
 454         pte_t *pte;
 455
 456         if (pmd_none(*pmd)) {
 457                 pte = alloc_bootmem_low_pages(2 * PTRS_PER_PTE * sizeof(pte_t));
 458                 __pmd_populate(pmd, __pa(pte) | type->prot_l1);
 459         }
 460
 461         pte = pte_offset_kernel(pmd, addr);
 462         do {
 463                 set_pte_ext(pte, pfn_pte(pfn, __pgprot(type->prot_pte)), 0);
 464                 pfn++;
 465         } while (pte++, addr += PAGE_SIZE, addr != end);
 466 }
 467
 468 static void __init alloc_init_section(pgd_t *pgd, unsigned long addr,
 469                                       unsigned long end, unsigned long phys,
 470                                       const struct mem_type *type)
 471 {
 472         pmd_t *pmd = pmd_offset(pgd, addr);
 473
 474         /*
 475          * Try a section mapping - end, addr and phys must all be aligned
 476          * to a section boundary.  Note that PMDs refer to the individual
 477          * L1 entries, whereas PGDs refer to a group of L1 entries making
 478          * up one logical pointer to an L2 table.
 479          */
 480         if (((addr | end | phys) & ~SECTION_MASK) == 0) {
 481                 pmd_t *p = pmd;
 482
 483                 if (addr & SECTION_SIZE)
 484                         pmd++;
 485
 486                 do {
 487                         *pmd = __pmd(phys | type->prot_sect);
 488                         phys += SECTION_SIZE;
 489                 } while (pmd++, addr += SECTION_SIZE, addr != end);
 490
 491                 flush_pmd_entry(p);
 492         } else {
 493                 /*
 494                  * No need to loop; pte's aren't interested in the
 495                  * individual L1 entries.
 496                  */
 497                 alloc_init_pte(pmd, addr, end, __phys_to_pfn(phys), type);
 498         }
 499 }
 500
 501 static void __init create_36bit_mapping(struct map_desc *md,
 502                                         const struct mem_type *type)
 503 {
 504         unsigned long phys, addr, length, end;
 505         pgd_t *pgd;
 506
 507         addr = md->virtual;
 508         phys = (unsigned long)__pfn_to_phys(md->pfn);
 509         length = PAGE_ALIGN(md->length);
 510
 511         if (!(cpu_architecture() >= CPU_ARCH_ARMv6 || cpu_is_xsc3())) {
 512                 printk(KERN_ERR "MM: CPU does not support supersection "
 513                        "mapping for 0x%08llx at 0x%08lx\n",
 514                        __pfn_to_phys((u64)md->pfn), addr);
 515                 return;
 516         }
 517
 518         /* N.B. ARMv6 supersections are only defined to work with domain 0.
 519          *      Since domain assignments can in fact be arbitrary, the
 520          *      'domain == 0' check below is required to insure that ARMv6
 521          *      supersections are only allocated for domain 0 regardless
 522          *      of the actual domain assignments in use.
 523          */
 524         if (type->domain) {
 525                 printk(KERN_ERR "MM: invalid domain in supersection "
 526                        "mapping for 0x%08llx at 0x%08lx\n",
 527                        __pfn_to_phys((u64)md->pfn), addr);
 528                 return;
 529         }
 530
 531         if ((addr | length | __pfn_to_phys(md->pfn)) & ~SUPERSECTION_MASK) {
 532                 printk(KERN_ERR "MM: cannot create mapping for "
 533                        "0x%08llx at 0x%08lx invalid alignment\n",
 534                        __pfn_to_phys((u64)md->pfn), addr);
 535                 return;
 536         }
 537
 538         /*
 539          * Shift bits [35:32] of address into bits [23:20] of PMD
 540          * (See ARMv6 spec).
 541          */
 542         phys |= (((md->pfn >> (32 - PAGE_SHIFT)) & 0xF) << 20);
 543
 544         pgd = pgd_offset_k(addr);
 545         end = addr + length;
 546         do {
 547                 pmd_t *pmd = pmd_offset(pgd, addr);
 548                 int i;
 549
 550                 for (i = 0; i < 16; i++)
 551                         *pmd++ = __pmd(phys | type->prot_sect | PMD_SECT_SUPER);
 552
 553                 addr += SUPERSECTION_SIZE;
 554                 phys += SUPERSECTION_SIZE;
 555                 pgd += SUPERSECTION_SIZE >> PGDIR_SHIFT;
 556         } while (addr != end);
 557 }
 558
 559 /*
 560  * Create the page directory entries and any necessary
 561  * page tables for the mapping specified by `md'.  We
 562  * are able to cope here with varying sizes and address
 563  * offsets, and we take full advantage of sections and
 564  * supersections.
 565  */
 566 void __init create_mapping(struct map_desc *md)
 567 {
 568         unsigned long phys, addr, length, end;
 569         const struct mem_type *type;
 570         pgd_t *pgd;
 571
 572         if (md->virtual != vectors_base() && md->virtual < TASK_SIZE) {
 573                 printk(KERN_WARNING "BUG: not creating mapping for "
 574                        "0x%08llx at 0x%08lx in user region\n",
 575                        __pfn_to_phys((u64)md->pfn), md->virtual);
 576                 return;
 577         }
 578
 579         if ((md->type == MT_DEVICE || md->type == MT_ROM) &&
 580             md->virtual >= PAGE_OFFSET && md->virtual < VMALLOC_END) {
 581                 printk(KERN_WARNING "BUG: mapping for 0x%08llx at 0x%08lx "
 582                        "overlaps vmalloc space\n",
 583                        __pfn_to_phys((u64)md->pfn), md->virtual);
 584         }
 585
 586         type = &mem_types[md->type];
 587
 588         /*
 589          * Catch 36-bit addresses
 590          */
 591         if (md->pfn >= 0x100000) {
 592                 create_36bit_mapping(md, type);
 593                 return;
 594         }
 595
 596         addr = md->virtual & PAGE_MASK;
 597         phys = (unsigned long)__pfn_to_phys(md->pfn);
 598         length = PAGE_ALIGN(md->length + (md->virtual & ~PAGE_MASK));
 599
 600         if (type->prot_l1 == 0 && ((addr | phys | length) & ~SECTION_MASK)) {
 601                 printk(KERN_WARNING "BUG: map for 0x%08lx at 0x%08lx can not "
 602                        "be mapped using pages, ignoring.\n",
 603                        __pfn_to_phys(md->pfn), addr);
 604                 return;
 605         }
 606
 607         pgd = pgd_offset_k(addr);
 608         end = addr + length;
 609         do {
 610                 unsigned long next = pgd_addr_end(addr, end);
 611
 612                 alloc_init_section(pgd, addr, next, phys, type);
 613
 614                 phys += next - addr;
 615                 addr = next;
 616         } while (pgd++, addr != end);
 617 }
 618
 619 /*
 620  * Create the architecture specific mappings
 621  */
 622 void __init iotable_init(struct map_desc *io_desc, int nr)
 623 {
 624         int i;
 625
 626         for (i = 0; i < nr; i++)
 627                 create_mapping(io_desc + i);
 628 }
 629
 630 static unsigned long __initdata vmalloc_reserve = SZ_128M;
 631
 632 /*
 633  * vmalloc=size forces the vmalloc area to be exactly 'size'
 634  * bytes. This can be used to increase (or decrease) the vmalloc
 635  * area - the default is 128m.
 636  */
 637 static void __init early_vmalloc(char **arg)
 638 {
 639         vmalloc_reserve = memparse(*arg, arg);
 640
 641         if (vmalloc_reserve < SZ_16M) {
 642                 vmalloc_reserve = SZ_16M;
 643                 printk(KERN_WARNING
 644                         "vmalloc area too small, limiting to %luMB\n",
 645                         vmalloc_reserve >> 20);
 646         }
 647 }
 648 __early_param("vmalloc=", early_vmalloc);
 649
 650 #define VMALLOC_MIN     (void *)(VMALLOC_END - vmalloc_reserve)
 651
 652 static int __init check_membank_valid(struct membank *mb)
 653 {
 654         /*
 655          * Check whether this memory region has non-zero size or
 656          * invalid node number.
 657          */
 658         if (mb->size == 0 || mb->node >= MAX_NUMNODES)
 659                 return 0;
 660
 661         /*
 662          * Check whether this memory region would entirely overlap
 663          * the vmalloc area.
 664          */
 665         if (phys_to_virt(mb->start) >= VMALLOC_MIN) {
 666                 printk(KERN_NOTICE "Ignoring RAM at %.8lx-%.8lx "
 667                         "(vmalloc region overlap).\n",
 668                         mb->start, mb->start + mb->size - 1);
 669                 return 0;
 670         }
 671
 672         /*
 673          * Check whether this memory region would partially overlap
 674          * the vmalloc area.
 675          */
 676         if (phys_to_virt(mb->start + mb->size) < phys_to_virt(mb->start) ||
 677             phys_to_virt(mb->start + mb->size) > VMALLOC_MIN) {
 678                 unsigned long newsize = VMALLOC_MIN - phys_to_virt(mb->start);
 679
 680                 printk(KERN_NOTICE "Truncating RAM at %.8lx-%.8lx "
 681                         "to -%.8lx (vmalloc region overlap).\n",
 682                         mb->start, mb->start + mb->size - 1,
 683                         mb->start + newsize - 1);
 684                 mb->size = newsize;
 685         }
 686
 687         return 1;
 688 }
 689
 690 static void __init sanity_check_meminfo(struct meminfo *mi)
 691 {
 692         int i, j;
 693
 694         for (i = 0, j = 0; i < mi->nr_banks; i++) {
 695                 if (check_membank_valid(&mi->bank[i]))
 696                         mi->bank[j++] = mi->bank[i];
 697         }
 698         mi->nr_banks = j;
 699 }
 700
 701 static inline void prepare_page_table(struct meminfo *mi)
 702 {
 703         unsigned long addr;
 704
 705         /*
 706          * Clear out all the mappings below the kernel image.
 707          */
 708         for (addr = 0; addr < MODULES_VADDR; addr += PGDIR_SIZE)
 709                 pmd_clear(pmd_off_k(addr));
 710
 711 #ifdef CONFIG_XIP_KERNEL
 712         /* The XIP kernel is mapped in the module area -- skip over it */
 713         addr = ((unsigned long)&_etext + PGDIR_SIZE - 1) & PGDIR_MASK;
 714 #endif
 715         for ( ; addr < PAGE_OFFSET; addr += PGDIR_SIZE)
 716                 pmd_clear(pmd_off_k(addr));
 717
 718         /*
 719          * Clear out all the kernel space mappings, except for the first
 720          * memory bank, up to the end of the vmalloc region.
 721          */
 722         for (addr = __phys_to_virt(mi->bank[0].start + mi->bank[0].size);
 723              addr < VMALLOC_END; addr += PGDIR_SIZE)
 724                 pmd_clear(pmd_off_k(addr));
 725 }
 726
 727 /*
 728  * Reserve the various regions of node 0
 729  */
 730 void __init reserve_node_zero(pg_data_t *pgdat)
 731 {
 732         unsigned long res_size = 0;
 733
 734         /*
 735          * Register the kernel text and data with bootmem.
 736          * Note that this can only be in node 0.
 737          */
 738 #ifdef CONFIG_XIP_KERNEL
 739         reserve_bootmem_node(pgdat, __pa(&__data_start), &_end - &__data_start,
 740                         BOOTMEM_DEFAULT);
 741 #else
 742         reserve_bootmem_node(pgdat, __pa(&_stext), &_end - &_stext,
 743                         BOOTMEM_DEFAULT);
 744 #endif
 745
 746         /*
 747          * Reserve the page tables.  These are already in use,
 748          * and can only be in node 0.
 749          */
 750         reserve_bootmem_node(pgdat, __pa(swapper_pg_dir),
 751                              PTRS_PER_PGD * sizeof(pgd_t), BOOTMEM_DEFAULT);
 752
 753         /*
 754          * Hmm... This should go elsewhere, but we really really need to
 755          * stop things allocating the low memory; ideally we need a better
 756          * implementation of GFP_DMA which does not assume that DMA-able
 757          * memory starts at zero.
 758          */
 759         if (machine_is_integrator() || machine_is_cintegrator())
 760                 res_size = __pa(swapper_pg_dir) - PHYS_OFFSET;
 761
 762         /*
 763          * These should likewise go elsewhere.  They pre-reserve the
 764          * screen memory region at the start of main system memory.
 765          */
 766         if (machine_is_edb7211())
 767                 res_size = 0x00020000;
 768         if (machine_is_p720t())
 769                 res_size = 0x00014000;
 770
 771         /* H1940 and RX3715 need to reserve this for suspend */
 772
 773         if (machine_is_h1940() || machine_is_rx3715()) {
 774                 reserve_bootmem_node(pgdat, 0x30003000, 0x1000,
 775                                 BOOTMEM_DEFAULT);
 776                 reserve_bootmem_node(pgdat, 0x30081000, 0x1000,
 777                                 BOOTMEM_DEFAULT);
 778         }
 779
 780 #ifdef CONFIG_SA1111
 781         /*
 782          * Because of the SA1111 DMA bug, we want to preserve our
 783          * precious DMA-able memory...
 784          */
 785         res_size = __pa(swapper_pg_dir) - PHYS_OFFSET;
 786 #endif
 787         if (res_size)
 788                 reserve_bootmem_node(pgdat, PHYS_OFFSET, res_size,
 789                                 BOOTMEM_DEFAULT);
 790 }
 791
 792 /*
 793  * Set up device the mappings.  Since we clear out the page tables for all
 794  * mappings above VMALLOC_END, we will remove any debug device mappings.
 795  * This means you have to be careful how you debug this function, or any
 796  * called function.  This means you can't use any function or debugging
 797  * method which may touch any device, otherwise the kernel _will_ crash.
 798  */
 799 static void __init devicemaps_init(struct machine_desc *mdesc)
 800 {
 801         struct map_desc map;
 802         unsigned long addr;
 803         void *vectors;
 804
 805         /*
 806          * Allocate the vector page early.
 807          */
 808         vectors = alloc_bootmem_low_pages(PAGE_SIZE);
 809         BUG_ON(!vectors);
 810
 811         for (addr = VMALLOC_END; addr; addr += PGDIR_SIZE)
 812                 pmd_clear(pmd_off_k(addr));
 813
 814         /*
 815          * Map the kernel if it is XIP.
 816          * It is always first in the modulearea.
 817          */
 818 #ifdef CONFIG_XIP_KERNEL
 819         map.pfn = __phys_to_pfn(CONFIG_XIP_PHYS_ADDR & SECTION_MASK);
 820         map.virtual = MODULES_VADDR;
 821         map.length = ((unsigned long)&_etext - map.virtual + ~SECTION_MASK) & SECTION_MASK;
 822         map.type = MT_ROM;
 823         create_mapping(&map);
 824 #endif
 825
 826         /*
 827          * Map the cache flushing regions.
 828          */
 829 #ifdef FLUSH_BASE
 830         map.pfn = __phys_to_pfn(FLUSH_BASE_PHYS);
 831         map.virtual = FLUSH_BASE;
 832         map.length = SZ_1M;
 833         map.type = MT_CACHECLEAN;
 834         create_mapping(&map);
 835 #endif
 836 #ifdef FLUSH_BASE_MINICACHE
 837         map.pfn = __phys_to_pfn(FLUSH_BASE_PHYS + SZ_1M);
 838         map.virtual = FLUSH_BASE_MINICACHE;
 839         map.length = SZ_1M;
 840         map.type = MT_MINICLEAN;
 841         create_mapping(&map);
 842 #endif
 843
 844         /*
 845          * Create a mapping for the machine vectors at the high-vectors
 846          * location (0xffff0000).  If we aren't using high-vectors, also
 847          * create a mapping at the low-vectors virtual address.
 848          */
 849         map.pfn = __phys_to_pfn(virt_to_phys(vectors));
 850         map.virtual = 0xffff0000;
 851         map.length = PAGE_SIZE;
 852         map.type = MT_HIGH_VECTORS;
 853         create_mapping(&map);
 854
 855         if (!vectors_high()) {
 856                 map.virtual = 0;
 857                 map.type = MT_LOW_VECTORS;
 858                 create_mapping(&map);
 859         }
 860
 861         /*
 862          * Ask the machine support to map in the statically mapped devices.
 863          */
 864         if (mdesc->map_io)
 865                 mdesc->map_io();
 866
 867         /*
 868          * Finally flush the caches and tlb to ensure that we're in a
 869          * consistent state wrt the writebuffer.  This also ensures that
 870          * any write-allocated cache lines in the vector page are written
 871          * back.  After this point, we can start to touch devices again.
 872          */
 873         local_flush_tlb_all();
 874         flush_cache_all();
 875 }
 876
 877 /*
 878  * paging_init() sets up the page tables, initialises the zone memory
 879  * maps, and sets up the zero page, bad page and bad page tables.
 880  */
 881 void __init paging_init(struct meminfo *mi, struct machine_desc *mdesc)
 882 {
 883         void *zero_page;
 884
 885         build_mem_type_table();
 886         sanity_check_meminfo(mi);
 887         prepare_page_table(mi);
 888         bootmem_init(mi);
 889         devicemaps_init(mdesc);
 890
 891         top_pmd = pmd_off_k(0xffff0000);
 892
 893         /*
 894          * allocate the zero page.  Note that we count on this going ok.
 895          */
 896         zero_page = alloc_bootmem_low_pages(PAGE_SIZE);
 897         memzero(zero_page, PAGE_SIZE);
 898         empty_zero_page = virt_to_page(zero_page);
 899         flush_dcache_page(empty_zero_page);
 900 }
 901
 902 /*
 903  * In order to soft-boot, we need to insert a 1:1 mapping in place of
 904  * the user-mode pages.  This will then ensure that we have predictable
 905  * results when turning the mmu off
 906  */
 907 void setup_mm_for_reboot(char mode)
 908 {
 909         unsigned long base_pmdval;
 910         pgd_t *pgd;
 911         int i;
 912
 913         if (current->mm && current->mm->pgd)
 914                 pgd = current->mm->pgd;
 915         else
 916                 pgd = init_mm.pgd;
 917
 918         base_pmdval = PMD_SECT_AP_WRITE | PMD_SECT_AP_READ | PMD_TYPE_SECT;
 919         if (cpu_architecture() <= CPU_ARCH_ARMv5TEJ && !cpu_is_xscale())
 920                 base_pmdval |= PMD_BIT4;
 921
 922         for (i = 0; i < FIRST_USER_PGD_NR + USER_PTRS_PER_PGD; i++, pgd++) {
 923                 unsigned long pmdval = (i << PGDIR_SHIFT) | base_pmdval;
 924                 pmd_t *pmd;
 925
 926                 pmd = pmd_off(pgd, i << PGDIR_SHIFT);
 927                 pmd[0] = __pmd(pmdval);
 928                 pmd[1] = __pmd(pmdval + (1 << (PGDIR_SHIFT - 1)));
 929                 flush_pmd_entry(pmd);
 930         }
 931 }