arch/arm/mach-omap2/irq.c

   1 /*
   2  * linux/arch/arm/mach-omap2/irq.c
   3  *
   4  * Interrupt handler for OMAP2 boards.
   5  *
   6  * Copyright (C) 2005 Nokia Corporation
   7  * Author: Paul Mundt <paul.mundt@nokia.com>
   8  *
   9  * This file is subject to the terms and conditions of the GNU General Public
  10  * License. See the file "COPYING" in the main directory of this archive
  11  * for more details.
  12  */
  13 #include <linux/kernel.h>
  14 #include <linux/init.h>
  15 #include <linux/interrupt.h>
  16 #include <asm/hardware.h>
  17 #include <asm/mach/irq.h>
  18 #include <linux/irq.h>
  19 #include <linux/io.h>
  20
  21 /* selected INTC register offsets */
  22
  23 #define INTC_REVISION   0x0000
  24 #define INTC_SYSCONFIG  0x0010
  25 #define INTC_SYSSTATUS  0x0014
  26 #define INTC_CONTROL    0x0048
  27 #define INTC_MIR_CLEAR0 0x0088
  28 #define INTC_MIR_SET0   0x008c
  29
  30 /*
  31  * OMAP2 has a number of different interrupt controllers, each interrupt
  32  * controller is identified as its own "bank". Register definitions are
  33  * fairly consistent for each bank, but not all registers are implemented
  34  * for each bank.. when in doubt, consult the TRM.
  35  */
  36 static struct omap_irq_bank {
  37         unsigned long base_reg;
  38         unsigned int nr_irqs;
  39 } __attribute__ ((aligned(4))) irq_banks[] = {
  40         {
  41                 /* MPU INTC */
  42                 .base_reg       = 0,
  43                 .nr_irqs        = 96,
  44         },
  45 };
  46
  47 /* INTC bank register get/set */
  48
  49 static void intc_bank_write_reg(u32 val, struct omap_irq_bank *bank, u16 reg)
  50 {
  51         pr_debug("intc_write_reg: writing 0x%0x to 0x%0x\n", val,
  52                  (__force u32)(bank->base_reg + reg));
  53
  54         omap_writel(val, bank->base_reg + reg);
  55 }
  56
  57 static u32 intc_bank_read_reg(struct omap_irq_bank *bank, u16 reg)
  58 {
  59         return omap_readl(bank->base_reg + reg);
  60 }
  61
  62 /* XXX: FIQ and additional INTC support (only MPU at the moment) */
  63 static void omap_ack_irq(unsigned int irq)
  64 {
  65         intc_bank_write_reg(0x1, &irq_banks[0], INTC_CONTROL);
  66 }
  67
  68 static void omap_mask_irq(unsigned int irq)
  69 {
  70         int offset = (irq >> 5) << 5;
  71
  72         if (irq >= 64)
  73                 irq %= 64;
  74         else if (irq >= 32)
  75                 irq %= 32;
  76
  77         intc_bank_write_reg(1 << irq, &irq_banks[0], INTC_MIR_SET0 + offset);
  78 }
  79
  80 static void omap_unmask_irq(unsigned int irq)
  81 {
  82         int offset = (irq >> 5) << 5;
  83
  84         if (irq >= 64)
  85                 irq %= 64;
  86         else if (irq >= 32)
  87                 irq %= 32;
  88
  89         intc_bank_write_reg(1 << irq, &irq_banks[0], INTC_MIR_CLEAR0 + offset);
  90 }
  91
  92 static void omap_mask_ack_irq(unsigned int irq)
  93 {
  94         omap_mask_irq(irq);
  95         omap_ack_irq(irq);
  96 }
  97
  98 static struct irq_chip omap_irq_chip = {
  99         .name   = "INTC",
 100         .ack    = omap_mask_ack_irq,
 101         .mask   = omap_mask_irq,
 102         .unmask = omap_unmask_irq,
 103 };
 104
 105 static void __init omap_irq_bank_init_one(struct omap_irq_bank *bank)
 106 {
 107         unsigned long tmp;
 108
 109         tmp = intc_bank_read_reg(bank, INTC_REVISION) & 0xff;
 110         printk(KERN_INFO "IRQ: Found an INTC at 0x%08lx "
 111                          "(revision %ld.%ld) with %d interrupts\n",
 112                          bank->base_reg, tmp >> 4, tmp & 0xf, bank->nr_irqs);
 113
 114         tmp = intc_bank_read_reg(bank, INTC_SYSCONFIG);
 115         tmp |= 1 << 1;  /* soft reset */
 116         intc_bank_write_reg(tmp, bank, INTC_SYSCONFIG);
 117
 118         while (!(intc_bank_read_reg(bank, INTC_SYSSTATUS) & 0x1))
 119                 /* Wait for reset to complete */;
 120
 121         /* Enable autoidle */
 122         intc_bank_write_reg(1 << 0, bank, INTC_SYSCONFIG);
 123 }
 124
 125 void __init omap_init_irq(void)
 126 {
 127         unsigned long nr_irqs = 0;
 128         unsigned int nr_banks = 0;
 129         int i;
 130
 131         for (i = 0; i < ARRAY_SIZE(irq_banks); i++) {
 132                 struct omap_irq_bank *bank = irq_banks + i;
 133
 134                 if (cpu_is_omap24xx())
 135                         bank->base_reg = OMAP24XX_IC_BASE;
 136                 else if (cpu_is_omap34xx())
 137                         bank->base_reg = OMAP34XX_IC_BASE;
 138
 139                 omap_irq_bank_init_one(bank);
 140
 141                 nr_irqs += bank->nr_irqs;
 142                 nr_banks++;
 143         }
 144
 145         printk(KERN_INFO "Total of %ld interrupts on %d active controller%s\n",
 146                nr_irqs, nr_banks, nr_banks > 1 ? "s" : "");
 147
 148         for (i = 0; i < nr_irqs; i++) {
 149                 set_irq_chip(i, &omap_irq_chip);
 150                 set_irq_handler(i, handle_level_irq);
 151                 set_irq_flags(i, IRQF_VALID);
 152         }
 153 }
 154